PCI.

Presentación del tema: "PCI."— Transcripción de la presentación:

1 PCI

2 Características generales
Denominado Bus de Expansión o Bus de Sistema Adoptado por Intel a partir de los pentium ISA => EISA => VESA => PCI Síncrono: Freq=33 MHz. (66 MHz) 32 líneas de Datos/Direcciones (64) Tasa de transferencia de 132 MB/s Bus múltiple. Varios segmentos interconectados por interfaces de bus (pci-pci, pci-?)

3 Ubicación (ayer) Interfaz/ Mem controler Procesador Cache Memoria
Adaptador Audio Vídeo LAN SCSI Adaptador Bus expansion E/S básico

4 Ubicación (hoy)

5 Protocolo Tres tipos de Dispositivos: Ciclo mínimo de 2 periodos
Maestros (Initiators): Inician una transacción Esclavos (Targets): Contestan a una transacción Interfaces de bus (Host-PCI, PCI-PCI, PCI-?) Ciclo mínimo de 2 periodos Fase de dirección Fase de datos La fase de datos puede repetirse “indefinidamente” (ciclos burst indefinidos)

6 patillaje

7 Arbitraje Un árbitro centralizado. Líneas de petición REQ#
Líneas de cesión GNT# Las líneas dedicadas por dispositivo pinchado (slot) El arbitraje no consume ciclos de reloj del bus (no se usan transacciones en el bus para resolverlo)

8 Cronograma arbitraje

9 Tipos de transacciones.
C/BE[3:0] Reconocimiento de Interrupción 0000 Ciclo Especial 0001 Lectura I/O 0010 Escritura I/0 0011 Reservado 0100 0101 Lectura de Memoria 0110 Escritura de Memoria 0111 1000 1001 Lectura de Configuración 1010 Escritura de Configuración 1011 Lectura múltiple de memoria 1100 Ciclo de Dirección Dual (64 A) 1101 Lectura de Línea de Memoria 1110 Ciclo de Escritura e Invalidación 1111 C/BE[3:0]: Durante el periodo de dirección contiene el código de la transacción. Durante la fase de datos contiene la “habilitación de la vía de datos”

10 Transacción de Lectura

11 Transacción de Reconocimiento de Interrupción

12 Transacción protegida

13 Transacción de 64 bits de datos (opcional)
Son un conjunto de líneas que permiten transacciones de 64 bits. Para poder utilizarlo, el iniciador primero debe solicitar la disponibilidad del dispositivo: REQ64#. El dispositivo debe responder indicando que es capaz de ese tipo de transacciones: ACK64# Entonces el iniciador trabajará con las líneas accesorias AD[63:32], C/BE[7:4], PAR64 Parity Upper DWORD is the even parity bit that protects AD[63:32] and C/BE[7:4]#.

14 continuará...