Indice Introducción a los sistemas basados en microprocesador.- La Unidad Central de proceso (CPU) Introducción a los Microcontroladores.- Microcontroladores de la familia 51 de Intel Fin.- Interfaces de E/S.- Vista general.- Memorias.- Interconexión entre módulos (Mapas de memoria).- Arquitectura general.- SAB80C537.- Programación

Menu ARQUITECTURA TÍPICA DE LOS SISTEMAS BASADOS EN MICROPROCESADOR Módulos E/S Convertidor A/D CLK Bus de datos Bus de direcciones Bus de control SAL. DIGITALES ENT. DIGITALES SAL. ANALÓGICA ENT. ANALÓGICA MEMORIA PROGRAMA (ROM-EPROM-RAM) MEMORIA DATOS (RAM) UNIDAD ARITMÉTICO LÓGICA (ALU) REGISTROS INTERNOS UNIDAD DE CONTROL U.C.P. Convertidor D/A N líneas (D0-Dn-1) m líneas (A0-Am-1)

LA UNIDAD CENTRAL DE PROCESO (C.P.U)

INSTRUCCIONES DATOS Diagrama general de un sistema basado en Microprocesador Menu Acumulador Secuenciador A.L.U. Registro de estado Registro Auxiliar (2º operando) Registros Auxiliares Contador de programa Registro de direcciones Registro auxiliar de direcciones Registro de instrucciones y datos Decodificador de instrucciones Reloj interno CPU o Microprocesador +VCC GND Interrupciones Reloj Externo MEMORIA E/S BUS DE DATOS BUS DE CONTROL BUS DE DIRECCIONES PERIFÉRICOS Índice Stack pointer De trabajo

ESTRUCTURA GENERAL DE LA UNIDAD DE CONTROL Menu Funciones principales: Interpretar y ejecutar las instrucciones recibidas desde la memoria. Proceso de trabajo: 1) El código binario de la instrucción en curso se recibe por el bus de datos y se memoriza en el registro de instrucciones. 2) El decodificador de instrucciones selecciona las posiciones de memoria de la ROM interna de la CPU que corresponden a dicha instrucción. En esta memoria se hayan grabados los códigos de las operaciones elementales o microinstrucciones que componen las etapas parciales que entraña la ejecución de la instrucción. 3) Las microinstrucciones hacen que el secuenciador genere las señales de control que gobernarán a todos los elementos del sistema para llevar a cabo la instrucción. Estas señales se podrán dirigir a bloques internos de la CPU, así como a otros bloques externos del sistema a través del bus de control. 4) El contador de programa indicará al registro de direcciones la posición de la memoria donde se encuentra la próxima ins- trucción que hay que realizar. Este contador se incrementa en una unidad en cuanto la memoria acepta la dirección anterior. Existen instrucciones que autorizan la ruptura del programa (bucles) para la toma de decisiones; en estos casos el contador memoriza la posición de la última instrucción ejecutada con objeto de poder retornar al programa principal en curso. BUS DE CONTROL Decodificador de Instrucciones Registro de Instrucciones BUS DE DATOS (Instrucciones) Códigos de micro- instrucciones Secuenciador Generador de Impulsos de Control Contador de Programa Memoria de instrucciones (ROM interna) Señales de control internas Registro de Direcciones BUS DE DIRECCIONES UNIDAD DE CONTROL Reloj Del registro de estado de la ALU Controlar y sincronizar la transferencia de datos y operaciones.

REGISTROS INTERNOS O AUXILIARES Registros índice o registros de segmento: Son registros de propósito específico. Se utilizan para localizar determinados segmentos de memoria. Los segmentos de memoria son zonas de memoria que comienzan con una dirección base y abarcan 64K (65.536) posiciones de memoria. Pueden ser de 8,16 y de 32 bits, según el microprocesador. Registros de trabajo: Son registros de propósito general, es decir no tienen un uso concreto, es el programa que los usa a voluntad. Por ejemplo, pueden manipular datos de interés para el programa y facilitar la búsqueda de instrucciones, ganando tiempo. El fabricante de cada microprocesador decide la inclusión de este tipo de registros. Pueden ser también de 8,16 y de 32 bits, según el microprocesador. Registro Stack Pointer o Puntero de pila (Stack): Es un contador que controla una zona determinada de la memoria, en la que deposita de forma temporal datos sobre el contenido de diversos elementos de la CPU para su uso posterior. Este registro actúa como una cola LIFO (Last Input-First Output). Así, en el caso del inicio de una subrutina o salto de programa, en dicho registro se guarda el último estado de la CPU, de esta manera, una vez finalizada la subrutina, el programa puede retomar la última instrucción. Menu Registro de estado (flag o bandera): Almacena información sobre diversas situaciones producidas en la CPU en operaciones anteriores. Cada bit del registro indica una información diferente: - Bit de acarreo o carry (C) - Bit de cero (Z) - Bit de interrupción (I) - Bit de desbordamiento u overflow (V) - Bit de signo (N) - Bit de modo decimal (D) - Bit de break (B) - Bit de paridad (P) P Registro de estado o flags BDNVIZC

Menu Funciones principales: Proceso de trabajo: Realiza operaciones aritméticas, lógicas y de manipulación de bit (transferencia, traslación, rotación de bit, etc.). 1) La instrucción anterior coloca un dato en el registro “acumulador”. Este dato será el primer operando para la ALU. El segundo operando de la ALU será el procedente del registro auxiliar. 2) La operación a realizar es seleccionada mediante las líneas de control que salen del Secuenciador de la U.de Control. 3) El resultado de la operación se registrará en el Acumulador, y su vez, escribirá en el Registro de Estado información referente a dicha operación: bit de paridad, signo, acarreo, etc. 4) La siguiente instrucción podrá trasladar el resultado contenido en el acumulador a la memoria, o bien, si se debe usar dicho resultado en una nueva operación, trasladar al registro auxiliar el siguiente operando. Estructura general de la Unidad Aritmético Lógica (ALU) Acumulador Registro auxiliar (2º Operando) 1 A.L.U. BUS DE DATOS Selección de operación (U. de control) Registro de estado o flags Al Secuenciador de la U. de Control

Posición m Instrucción AND Proceso de ejecución de una instrucción Menu Acumulador Secuenciador A.L.U. Registro de estado Registro Auxiliar (2º operando) Registros Auxiliares Contador de programa (n) Registro de direcciones Registro auxiliar de direcciones Registro de instrucciones y datos Decodificador de instrucciones Reloj interno CPU o Microprocesador +VCC GND Interrupciones Reloj Externo MEMORIA E/S BUS DE DATOS BUS DE CONTROL BUS DE DIRECCIONES PERIFÉRICOS Índice Stack pointer De trabajo FASE DE BÚSQUEDA 1) Búsqueda de la instrucción Ejemplo de operación AND entre el dato contenido en el acumulador y un dato contenido en la memoria

INSTRUCCIONES DATOS Proceso de ejecución de una instrucción Menu Acumulador Secuenciador A.L.U. Registro de estado Registro Auxiliar (2º operando) Registros Auxiliares Contador de programa (n+1) Registro de direcciones Registro auxiliar de direcciones Registro de instrucciones y datos Decodificador de instrucciones Reloj interno CPU o Microprocesador +VCC GND Interrupciones Reloj Externo MEMORIA E/S BUS DE DATOS BUS DE CONTROL BUS DE DIRECCIONES PERIFÉRICOS Índice Stack pointer De trabajo FASE DE EJECUCIÓN Ejemplo de operación AND entre el dato contenido en el acumulador y un dato contenido en la memoria 2) Carga de la instrucción y preparación de la ALU

Posición m+1 2º operando Proceso de ejecución de una instrucción Menu Acumulador Secuenciador A.L.U. Registro de estado Registro Auxiliar (2º operando) Registros Auxiliares Contador de programa (n+1) Registro de direcciones Registro auxiliar de direcciones Registro de instrucciones y datos Decodificador de instrucciones Reloj interno CPU o Microprocesador +VCC GND Interrupciones Reloj Externo MEMORIA E/S BUS DE DATOS BUS DE CONTROL BUS DE DIRECCIONES PERIFÉRICOS Índice Stack pointer De trabajo FASE DE BÚSQUEDA 3) Búsqueda 2º Operando

INSTRUCCIONES DATOS Proceso de ejecución de una instrucción Menu Acumulador Secuenciador A.L.U. Registro de estado Registro Auxiliar (2º operando) Registros Auxiliares Contador de programa (n+2) Registro de direcciones Registro auxiliar de direcciones Registro de instrucciones y datos Decodificador de instrucciones Reloj interno CPU o Microprocesador +VCC GND Interrupciones Reloj Externo MEMORIA E/S BUS DE DATOS BUS DE CONTROL BUS DE DIRECCIONES PERIFÉRICOS Índice Stack pointer De trabajo FASE DE EJECUCIÓN Ejemplo de operación AND entre el dato contenido en el acumulador y un dato contenido en la memoria 4) Carga del 2º Operando

INSTRUCCIONES DATOS Proceso de ejecución de una instrucción Menu Acumulador Secuenciador A.L.U. Registro de estado Registro Auxiliar (2º operando) Registros Auxiliares Contador de programa (n+2) Registro de direcciones Registro auxiliar de direcciones Registro de instrucciones y datos Decodificador de instrucciones Reloj interno CPU o Microprocesador +VCC GND Interrupciones Reloj Externo MEMORIA E/S BUS DE DATOS BUS DE CONTROL BUS DE DIRECCIONES PERIFÉRICOS Índice Stack pointer De trabajo FASE DE EJECUCIÓN Ejemplo de operación AND entre el dato contenido en el acumulador y un dato contenido en la memoria 5) Ejecución operación AND

INSTRUCCIONES DATOS Proceso de ejecución de una instrucción Menu Acumulador Secuenciador A.L.U. Registro de estado Registro Auxiliar (2º operando) Registros Auxiliares Contador de programa (n+2) Registro de direcciones Registro auxiliar de direcciones Registro de instrucciones y datos Decodificador de instrucciones Reloj interno CPU o Microprocesador +VCC GND Interrupciones Reloj Externo MEMORIA E/S BUS DE DATOS BUS DE CONTROL BUS DE DIRECCIONES PERIFÉRICOS Índice Stack pointer De trabajo FASE DE EJECUCIÓN Ejemplo de operación AND entre el dato contenido en el acumulador y un dato contenido en la memoria 6) Resultado operación AND

LA MEMORIA

Tipos de Memorias RAM estáticas o SDRAM: Cada una de las celdas esta constituida por un flip-flop, que permanece indefinidamente en un estado, mientras no se elimine su alimentación. RAM dinámicas o DRAM: Cada celda esta constituida por un condensador que almacena la información mediante la carga o descarga de éste. Dado que estos condensadores pueden perder carga, estas memorias necesitan “reflescar” continuamente su información. ROM: Son memorias programables por máscara, esto es, los datos se graban en el proceso de fabricación. PROM: Son memorias ROM programables una sola vez. Los datos se graban mediante el método de fundido de fusibles. EPROM: Son memorias ROM borrables y programables. Disponen de una ventana en el encapsulado que permite su borrado mediante la aplicación de luz ultravioleta. El proceso de lectura/escritura está limitado a un determinado número de veces. EAROM o EEPROM: Son similares a las EPROM, pero en este caso el borrado se realiza mediante procedimientos eléctricos. RAM (Random Acces Memory) Memorias de acceso aleatorio. Son volátiles y permiten la lectura y la escritura. Memorias Menu ROM (Read Only Memory) Memorias de acceso aleatorio. No son volátiles y sólo permiten la lectura.

Memorias Menu M VCC A0 A1 A2 An-1 D0 D1 D2 Dn-1 GND RW RD CS Nº Pos = 2 Nº Lin. Dir. Líneas de control Líneas de datos Líneas de dirección

Organización interna de una memoria RAM de 128 bytes (Selección lineal) Menu BUFFERS DE TRES ESTADOS DECODIFICADOR DE DIRECCIONES LÓGICA DE CONTROL Dirección 0 Dirección 1 Dirección 126 Dirección 127 A0 A1 A2 A3 A4 A5 A6 D0D7D1D2D3D4D5D6 CS R/W Nº Posiciones = 2 7 = 128 Nº de celdas = 8x128 = 1024 Capacidad: 8x128 = 1024 bit 1024 bit = 128 bytes

Organización interna de una memoria RAM de 2 KByte (Selección por coincidencia) Menu BUFFERS DE TRES ESTADOS DECODIFICADOR DE DIRECCIONES ´LÓGICA DE CONTROL Fila 0 Fila 1 Fila 126 Fila 128 A0 A1 A2 A3 A4 A5 A6 D0D7D1D2D3D4D5D6 CS R/W Multiplexor 0Multiplexor 1Multiplexor 2Multiplexor 3Multiplexor 4Multiplexor 5Multiplexor 6Multiplexor 7 Columna 0Columna 1Columna 2Columna 3Columna 4Columna 5Columna 6Columna A7 A8 A9 A10 Nª Posiciones = 2 11 = 2084 Nº de celdas = 16x8x128 = bits Capacidad = 2084 bytes

DIRECCIONES DE MEMORIA Menu CAPACIDAD: 4KBytes = 4096 bytes Nº Líneas de dirección = 2 12 = Bytes IC1 4K RAM U.C.P. 16 Líneas Dirección. 8 Líneas Datatos A0 – A11 D0-D7 CS R/W 12 Líneas 8 Líneas Nº Posiciones = 2 nº Lin. Dir. XXXX Líneas de direcciónl Si X= FFFD. Final A0 A11 Si X=00000 D. inicial 0000 A12 A h Dato Dir m 0FFFh Dato

Aumento de la capacidad de memoria IC1 4K RAM IC3 4K RAM IC4 4K RAM IC2 4K RAM U.C.P. 16 Líneas Dirección. 8 Líneas Datatos A12 A13 A14 A15 A0..11 D0..7 A0..11 CS R/W CS Menu Direccionamiento por Selección Lineal ABCDABCD Si X= D. inicial IC1 Si X= FFFD. Final Si X= B000D. inicial IC2 Si X= BFFFD. Final Si X= D000D. inicial IC3 Si X= DFFFD. Final Si X= E000D. inicial IC4 Si X= EFFFD. Final RAM 4KBytes Nº Posiciones = 2 12 = Bytes 12 líneas de direccionamiento RAM – IC10111xxxx FFF RAM – IC21011xxxx B000-BFFF RAM – IC31101xxxx D000-DFFF RAM – IC41110xxxx E000-EFFF A0 A15 DIRECCIONES A11

Aumento de la capacidad de memoria IC1 4K RAM IC3 4K RAM IC4 4K RAM IC2 4K RAM U.C.P. 16 Líneas Dirección. 8 Líneas Datatos A0..11 D0..7 A0..11 CS R/W CS Menu A12 A13 Dec. 2/4 Direccionamiento por Decodificación ABCDABCD Si X=00000 D. inicial IC1 Si X= FFFD. Final Si X= D. inicial IC2 Si X= FFFD. Final Si X= D. inicial IC3 Si X= FFFD. Final Si X= D. inicial IC4 Si X= FFFD. Final Sistema de codificación Dec.Hex.Bin A B C D E F1111 RAM 4KBytes Nº Posiciones = 2 12 = Bytes 12 líneas de direccionamiento RAM – IC100xxxx FFF RAM – IC201xxxx FFF RAM – IC310xxxx FFF RAM – IC411xxxx FFF A0 DIRECCIONES A13 A12

Unidades de E/S (interfaces o puertos de E/S)

Características y Clasificación general de los módulos de E/S - Modo de transferencia de datos: Síncrona o asíncrona. - Tipo de transmisión: serie o paralelo. - Tiempo de respuesta. - Códigos y formatos de datos. - Señales de control de transferencia. - Señales de estado. - Sistema de detección y corrección de errores. - Niveles de tensión. - Tipo de señal: Analógica/Digital Sistema Microcomputado Interfaz E/S Impresora Teclado Pantalla video Displays Motores Relés Bus de direcciones Bus de Control B. datos PERIFÉRICOS Circuito de adaptación entre el Microprocesador y el Periférico Definición: Las características de los módulos de E/S dependerá de: Menu

Módulos de E/S de Aplicación Específica Menu DATOS DIR. CONTROL Circuito especializado de adaptación de E/S Periférico de SalidaPeriférico de Entrada Se tratan de circuitos especializados, diseñados para la interconexión de un periférico específico. Definición: Características principales: Estos circuitos suelen estar formados por buffer tri-estado, básculas, decodificadores, multiplexores, etc. Simplifican el software a costa de una gran complejidad hardware. Gran rigidez de funcionamiento. Están diseñados para realizar una única función. Cada periférico requiere un interfaz. Aumenta el consumo de potencia.

Menu Módulos de adaptación de E/S Programables Se tratan de circuitos especializados programables que permiten la interconexión de diversos periféricos. Definición: Características principales: Estos módulos suelen estar formados circuitos elementales de E/S, controlados por determinados registros. La programación de los registros permite establecer la configuración de E/S deseada. Simplifican el hardware a costa de una gran complejidad software. Gran flexibilidad de funcionamiento. Mínimo consumo de potencia. Cada familia de microprocesadores dispone de sus propios módulos programables de E/S (PPI, VIA, PIA, ACIA. UART, etc)., pero de características son muy semejantes. DIRECCIONES CONTROL DATOS E. Serie S. Serie Reloj Interfaz Serie Interfaz Paralelo E/S DATOS DIRECCIONES CONTROL Adaptador universal de periféricos programable Puerto A Puerto D CONTROL EMISOR Buffer bidireccional RECEPTOR

Interconexión de módulos a la CPU

Interconexión entre módulos y su direccionamiento Menú SELECCIÓN DE LA POSICIÓN DE MEMORIA O DEL REGISTRO. SELECCIÓN DE LA MEMORIA O DEL INTERFACE. MODOS DE SELECCIÓN.- Por selección lineal..- Por decodificación. 4K EPROM Interfaz E/S 4 Reg. Interfaz E/S 2 Reg. 4K RAM UCP 16 Líneas Dir. 8 Líneas Dat.

Direccionamiento por Selección Lineal A 4K EPROM PPI 4 Reg. Serie 2 Reg. 4K RAM UCP 16 Líneas Dir. 8 Líneas Dat. CS A12 A13 A14 A15 A0..11 A0..1A0 D x x x A0 A7A FFF FFF EPROM RAM PPI SERIE

Direccionamiento por Decodificación A 4K EPROM PPI 4 Reg. Serie 2 Reg. 4K RAM UCP 16 Líneas Dir. 8 Líneas Dat. CS A12 A13 A14 A15 A0..11 A0..1A0 D x x x A0 A7A FFF FFF EPROM RAM PPI SERIE CS Dec. 2/4 A12

Microcomputadores monopastilla Los MICROCONTROLADORES son la solución en un chip Menu CIRCUITO EXTERNO DE APLICACIÓN ROM (1K a 32K) RAM (32 a 512 bytes) Contadores Temporizadores CPU Interfaz de E/S Conversor A/D Interfaz Serie CLOCK REGISTROS Control Interrupciones +VCC GND PUERTOS E/S Reset Interrup. RXD TXD Características generales: Capacidad de proceso de palabras de 8 a 32 bits. Memoria ROM o PROM. Capacidad de 1K a 32 K Memoria RAM. Capacidad de 32 a 512 Bytes. Contadores y Temporizadores internos programables. Registros programables. Múltiples puertos de E/S programables. Conversores A/D integrados. Interfaz serie RS-232 Circuito de reloj incorporado. Frecuencia de reloj hasta 30 Mhz. Bajo consumo. Protección de la memoria de programa. Encriptación. Watchdog (Perro guardian que vigila el funcionamiento interno de la CPU. Posibilidad de comunicación estándar con otros sistemas. Tipo Full-Duplex Salida de modulación por anchura de impulsos (PWM) para conversión D/A. Interrupciones programables. Alta inmunidad al ruido eléctrico. Extenso repertorio de instrucciones. Principales aplicaciones: En Informática: controlador de periféricos como impresosras, plotters, unidades de disco, etc. En viviendas: cocinas eléctricas, lavavajillas, etc. En la industria del Automovíl: Control del motor, alarmas, control servofreno, dosificadores, etc. En Imagen y Sonido: Tratamiento de la imagen y sonido, control de motores, video, giradiscos, etc. En la Industria en general: regulación de procesos, automatismos, robótica, etc. Otras aplicaciones: medicina, Ind. militar, domótica, etc.

Arquitectura general de la familia 51xxx de Intel Menu Control Interr. 4K ROM EPROM 128 RAM Timer 1 Timer 0 CPU Osc. Controlador Bus E/S Serie Comp Capt. Timer 2 AD PWM EEP Watchdog P0 P2 P1 P3 Dir/Dat. TXDRXD Interr. Externas 8XX1 8K 8XX2 8XC550,552, , ,8XC52,528, ,562, ,8XC52, ,575,652, ,8XC52, ,575,652, ,654,054, EEP 83C851 8XC528,550, ,575,592 P0-P6 8XC552, ,592,752

SAB80C537 P0 P1 P2 P3 P4 P5 P6 P7 P8 Ent. Analog. Menu CPU Osc. RAMROM Osc. W. W.T. Uni. M/D T0 T1 T2 CCU UART 1 UART 2 A/D XTAL!XTAL2 RESET ALE PSEN EA OWE RO PE/SWD VAREF VAGND

Menu

Programación Lenguaje MáquinaLenguaje EnsambladorLenguaje de Alto Nivel F1 F2 Fn Ensam. Obj1 Lst1 Objn Lstn Obj2 Lst2 Linker. Hex tek, s19 s28, s37 -- Map,simb Menu INSTRUCCIONES EtiquetaCódigo de OperaciónOperando(s)Comentario

Menu

Arquitectura general de un PLC CPU ROM Programa y memoria del sistema Fuente de Alimentación Interfaz BUS Comuni- caciones Interfaz RS-232 Interfaz de unidad de progra- mación Memoria de datos RAM Memoria de trabajo o usuario RAM Elementos auxiliares del PLC Area de la CPU Area de memorias BUS INTERNO PLC Area de Interfaces Salidas A/D Entradas A/D Area de E/S Red de alimentación A la consola de programación Conexión puerto serie del PC Red PROFIBUS ASI. Otros. De Captadores A Actuadores