[ Arquitectura de Computadores ] SISTEMAS DIGITALES Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación [ Arquitectura de Computadores ] SISTEMAS DIGITALES IIC 2342 Semestre 2004-2 Domingo Mery Präsentation D.Mery 1 Arquitectura de Computadores

[ Índice ] 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias D.Mery 2 Arquitectura de Computadores Präsentation

[ Índice ] 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias D.Mery 3 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos ADICIÓN BINARIA: dec Regla 1: 0 + 0 = 0 Regla 2: 0 + 1 = 1 Regla 3: 1 + 0 = 1 Regla 4: 1 + 1 = 2 D.Mery 4 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos ADICIÓN BINARIA: dec bin Regla 1: 0 + 0 = 0 0 0 Regla 2: 0 + 1 = 1 0 1 Regla 3: 1 + 0 = 1 0 1 Regla 4: 1 + 1 = 2 1 0 D.Mery 5 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos ADICIÓN BINARIA: A + B dec bin Regla 1: 0 + 0 = 0 0 0 Regla 2: 0 + 1 = 1 0 1 Regla 3: 1 + 0 = 1 0 1 Regla 4: 1 + 1 = 2 1 0 suma acarreo D.Mery 6 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits: A B suma acarreo 1 ¿Cómo sería el circuito combinacional de suma y acarreo? D.Mery 7 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits: A suma B acarreo D.Mery 8 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits: A suma () B acarreo (As) half adder D.Mery 9 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits: A  Half Adder B As D.Mery 10 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 + 1 1 ___________________ D.Mery 11 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 + 1 1 ___________________ D.Mery 12 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 0 D.Mery 13 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 1 0 D.Mery 14 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 + 1 1 ___________________ 1 1 0 Se necesita un Full Adder que considere el acarreo. Ae  A Full Adder As B D.Mery 15 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos Ae A   Half Adder B As A  Half Adder As As B Full Adder D.Mery 16 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits con acarreo: Ae  Full Adder A B As D.Mery 17 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos Ejercicio: diseñar un sumador de cuatro bits usando half y/o full adders. A4 A3 A2 A1 + B4 B3 B2 B1 C5 C4 C3 C2 C1 A B  As Half Adder Ae B  As Full Adder A D.Mery 18 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos A1  C1 sumador de cuatro bits HA B1 As Ae  C2 A4 A3 A2 A1 A2 FA + B4 B3 B2 B1 B2 As C5 C4 C3 C2 C1 Ae  C3 A3 FA B3 As Ae  C4 A4 FA B4 As C5 D.Mery 19 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos sumador de cuatro bits A4 A3 A2 A1 + B4 B3 B2 B1 Especificaciones técnicas C5 C4 C3 C2 C1 D.Mery 20 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos SUSTRACCIÓN BINARIA: Para restar dos números binarios se utiliza el complemento a 2. El complemento a 2 de un número binario es su complemento + 1. Ej: 0010 1011 1101 0100 + 1 1101 0101 Complemento a 2 D.Mery 21 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos Ejercicio: diseñar un circuito combinacional que calcule el complemento a 2 de un número de 8 bits. D.Mery 22 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos SUSTRACCIÓN BINARIA: Para calcular la resta binaria C = A-B se calcula: B’ = complemento a 2 de B. se calcula: C = A+B’. D.Mery 23 Arquitectura de Computadores Präsentation

Circuitos aritméticos [ Sistemas Digitales ] Circuitos aritméticos SUSTRACCIÓN BINARIA: Para calcular la resta binaria C = A-B se calcula: B’ = complemento a 2 de B. se calcula: C = A+B’. Ejemplo: 57 – 34: 57: 0011 1001 (A) 34: 0010 0010 (B) not 1101 1101 not(B) +1 1101 1110 B’ 10001 0111 A+B’ => 0001 0111 = 23dec D.Mery 24 Arquitectura de Computadores Präsentation

[ Índice ] 2.1. Álgebra Booleana 2.2 Circuitos combinacionales 2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias D.Mery 25 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Los circuitos sincrónicos funcionan sobre la base del tiempo. Es decir, las salidas dependen no sólo de las entradas. Sino del estado en que estaban las salidas y del tiempo. D.Mery 26 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS S Q S R Q ? 1 Q R D.Mery 27 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS S Q S R Q 1 Q R D.Mery 28 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS S Q S R Q 1 Q R D.Mery 29 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS set S Q S R Q 1 FF Q reset R D.Mery 30 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Ejercicio: Encontrar Q para las señales R, S dadas S R Q 1 S 1 0 1 0 1 1 1 1 1 0 R 0 0 1 1 1 0 1 0 1 1 S Q Q FF Q t R D.Mery 31 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Ejercicio: Encontrar Q para las señales R, S dadas S R Q 1 S 1 0 1 0 1 1 1 1 1 0 R 0 0 1 1 1 0 1 0 1 1 S Q Q 0 1 1 1 1 0 0 0 0 1 FF Q t R D.Mery 32 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS síncrono CK S R Q 1 Q S CK Q R D.Mery 33 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS síncrono CK S R Q 1 set S Q clock CK FF Q reset R D.Mery 34 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono CK S R Q 1 CK S R S Q CK FF Q Q R t D.Mery 35 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono CK S R Q 1 CK S R S Q CK FF Q Q R t D.Mery 36 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Flip-flop D D CK D Q 1 data S Q clock CK FF Q R Sin clock la salida no cambia D.Mery 37 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Flip-flop D PR PR CLR CK D Q 1 X  data D Q clock CK Q CLR Especificaciones técnicas D.Mery 38 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Flip-flop JK CK J K Q  1 X data J Q clock CK Q K Especificaciones técnicas D.Mery 39 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Contador de 4 bits basado en Flip-Flop JK 1 1 1 1 J Q J Q J Q J Q CK CK CK CK K K K K 1 1 1 1 LSB MSB D.Mery 40 Arquitectura de Computadores Präsentation

Circuitos sincrónicos [ Sistemas Digitales ] Circuitos sincrónicos Registro de corrimiento basado en Flip-Flops D data D Q D Q D Q D Q CK CK CK CK D.Mery 41 Arquitectura de Computadores Präsentation