El Contador Binario.

Slides:



Advertisements
Presentaciones similares
Circuitos Secuenciales
Advertisements

Tema 7: Análisis y diseño con registros
CIRCUITOS SECUENCIALES E.U.I.T. Informática de Gijón
Control del Enlace de Datos
Diseño de Circuitos Lógicos Secuenciales1
FAMILIA DE LÓGICA PROGRAMABLE EMBEBIDA ALTERA FLEX 10K.
Máquinas de estado Máquinas de estados :
CONTADORES Y REGISTROS
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
Sistemas Sincrónicos vs. Asincrónicos
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Circuitos digitales secuenciales I: Resumen del contenido
Transmisión Asíncrona
Análisis Análisis y Síntesis Métodos de análisis: Tabla de verdad.
INTEGRANTES: CABRERA BYRON GUAMAN PABLO NIOLA XAVIER MOLINA JORGE
Circuitos Secuenciales
Flip-Flop RS.
Entradas FF Sincrónicas y Asincrónicas
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
Registros y Contadores
EXAMEN CORTO SOBRE FLIP-FLOPS
Circuito divisor de Frecuencia x 2
Alumno: Israel Espinosa Jiménez Matricula: Licenciatura: TIC Asignatura: Arquitectura de Computadoras Cuatrimestre: 4 Página 1 de 9.
REGISTROS DE DESPLAZAMIENTO
INTRODUCCIÓN AL DISEÑO SECUENCIAL: CONTADORES Y REGISTROS
Organización del Computador 1
CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales
SISTEMAS DIGITALES SECUENCIALES
Análisis de Sistemas Secuenciales
EXAMEN CORTO SOBRE FLIP-FLOPS
TIMER 1 El módulo TIMER1 así como el TIMER0 es un temporizador/contador con las siguientes características. Trabaja con 16 bits (con 2 registros de 8 bits:TMR1H.
Bus I2C Bus serie síncrono. (+-) SDA: datos SLC: reloj kbits/s (pero también kbits/s y 3.4Mbits/s)
el transmisor y el receptor están sincronizados con el mismo reloj. El receptor recibe continuamente (incluso hasta cuando no hay transmisión de bits)
COMUNICACIÓN DE DATOS DIGITALES
Retardo de Propagación
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2011 Sistemas Digitales Electrónica Digital I Universidad Autónoma.
Convertidores analógico-digitales
Unidad aritmético-lógica
Organización del Computador I Verano Aritmética (3 de 3) Basado en el capítulo 4 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Organización del Computador 1
Telecomunicaciones II
Conversores Instrumentacion2008/Clases/ Conversores.ppt.
Diseño lógico secuencial con VHDL
Sistemas de Comunicación 2003 Códigos de Línea. Sistemas de Comunicación Código de línea Para transportar la información de bit se utilizan pulsos Como.
Sistemas Secuenciales Electrónica Digital
Organización del Computador 1
Contenido Los puntos 9.7 y 9.8 no se dan 9.1. Revisión del concepto de máquina secuencial. Taxonomía Temporización en los circuitos lógicos síncronos.
Oscar Ignacio Botero Henao
FLIP - FLOP Oscar Ignacio Botero H..
Alumno: Gerardo Mario Valdés Ortega
Programando puertos en C freescale
Biestables Tema 8.
Máquinas de estado con VHDL
Circuitos secuenciales 2
Arquitectura de Computadores IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
CIRCUITOS COMBINACIONALES Y SECUENCIALES. SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA SIMPLIFICABLES.
Organización del Computador 1 Lógica Digital 2 Circuitos y memorias.
Organización del Computador 1 Lógica Digital Circuitos Secuenciales.
1.INTRODUCCIÓN Uno de los primeros problemas encontrados fue la falta de estabilidad en el voltaje entregado por un C.I. 7805, debido a que en ocasiones.
Registros y Contadores
FLIP - FLOPS.
CIRCUITOS SECUENCIALES
Diseño de Sistemas Secuenciales El cambio es la única cosa en el universo que no cambia. Helmuth Wilhem Científico alemán.
SISTEMAS SECUENCIALES DIGITALES
Capítulo 7: Las buenas prácticas del diseño de CIs
Empecemos por el principio
Sistemas Secuenciales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC.
Sistemas Secuenciales Electrónica Digital. Combinacional: las salidas dependen de las entradas Secuencial: las salidas dependen de las entradas y de valores.
Transcripción de la presentación:

El Contador Binario

Los contadores binarios son circuitos que realizan un conteo de pulsos, que ingresan en su entrada (Clock) Contador

Podemos clasificar a los contadores binarios en: Sincrónicos Asincrónicos

Contadores Binarios Asincrónicos Si transportamos la tabla a el diagrama de tiempo Secuencia de Conteo Binaria B A Frecuencia B es la mitad de la frecuencia de A 1 Frecuencia A es la mitad de la frecuencia de clock 1 CK 1 1

Contador Binario Asincronico de 2 bits D Q Q D Q Q CK Q0 Q1

Contador Binario Asincronico de 2 bits +VCC +VCC J Q K Q J Q K Q CK Q0 Q1

El problema mas común es la sincronización de los bloques ¿Qué problema puede ocasionar el uso de Contadores Binarios Asincrónicos? El problema mas común es la sincronización de los bloques Que suele aparecer en frecuencias cercanas a las determinadas por los retardos de propagación de los circuitos

No ha terminado de propagarse el pulso de reloj e ingresa un nuevo pulso %2 %2 %2 %2 CK 1 1 1 1 1 Error Por un instante se produce un glitch ( error transitorio) con el número 1001

Contadores Binarios Sincrónicos Debido a que los contadores asincrónicos producen Glitch a altas frecuencias, se utilizan otros contadores binarios, donde cada bloque se encuentre sincronizado y minimamente dependiente de los anteriores Q0 Q1 Q2 Todos reciben sincronización CK

Si analizamos una secuencia de conteo binario ascendente Para que un bit cambie los bit de peso menor deben estar en uno (nivel alto) 1 1 1 2 1 1 3 1 4 Este bit cambia de 0 a 1 El bit C cambia porque B y A son uno 1 1 5 1 1 6 Porque este es uno 1 1 1 7

Utilizando el concepto Anterior Se puede observar que todos los Flip-Flop reciben sincronización del Clock Por Ejemplo +Vcc 1 1 1 1 J Q K J Q K J Q K Se pasó del 011 al 100 siguiendo la secuencia Binaria CK Q1 Q2 Q0 Q0 cambia con cada pulso de CK Q1cambia cuando el anterior es uno y lo habilita el CK Q2 cambia cuando Q0 y Q1 son uno y lo habilita el CK

Contadores Up - Down Up/Down (U/D) Si el terminal U/D vale Uno la línea roja se activa obteniendo los datos de los Q por lo tanto ascendentes +VCC J K Q Q J K Q J K Q Q0 Q1 Q2 CK Q Q Q Si el terminal U/D vale cero la línea azul se activa y los datos de conteo se toman de Q negado por lo tanto el conteo es descendente

Contadores Preseteables Load 1 Entrada Cada flip-flop que compone un contador puede ser forzado a un uno o un cero activando los terminales de preset y clear Cuando se activa el load el valor de la entrada activa el preset si vale 1 J P Q K C Q´ O activa el clear si vale cero De esta manera podemos detarminar en que valor comienza a contar un contador Preseteandolo