TECNICAS DE DETECCIÓN DE ERROR CRC (Cyclic Redoundancy Check) Mensaje de k bits El transmisor genera una secuencia de n bits, llamada FCS (Frame Check Sequences). La trama generada consiste de k + n bits y es divisible exactamente por un número determinado. El receptor divide el mensaje recibido por el mismo número si no hay residuo entonces no hay error si hay residuo entonces hay error Se utiliza aritmética módulo 2 (suma binaria sin acarreo, equivalente al or exclusivo (XOR)

_____ ___ = + Definimos: Queremos que T/P no tenga residuo: T = trama a transmitir (k + n), n < k M = mensaje de k bits, los primeros k bits de T F = FCS de n bits, los últimos n bits de T P = patrón de n + 1 bits, divisor predeterminado. Queremos que T/P no tenga residuo: Es claro que: T = 2n M + F Por otro lado: 2n M Q R P P R es siempre un bit menor que el divisor P. Usando a R como nuestro FCS (F), tenemos: T = 2n M + R _____ = + ___

__ ________ __ ___ __ __ __ __ = = + = + + = Comprobando que T es divisible entre P : T 2nM + R P P T 2nM R Q R R P P P P P T Q P Entonces FCS es fácilmente generado F = R = res (2n M /P) Ejemplo: Dado : Mensaje M = 1010001101 (10 bits) k Patrón P = 110101 (6 bits) n + 1 FCS R = a calcular (5 bits) n __ ________ = __ ___ __ __ __ = + = + + __ =

P M es multiplicado por 2n = 25 : 2n M = 101000110100000 Dividir 2n M entre P 1 2nM P R

R = 01110 es sumado a 2n M para obtener: T=101000110101110 el cual es transmitido. Si no hay errores de transmisión, el receptor recibe T intacto. La trama es dividida entre P. 1 P Como R=0, se asume que no hay errores

_____ ____ = + El patrón P debe de ser 1 bit mayor qu el FCS deseado. El patrón depende de los tipos de error esperados. Por lo menos el bms y el bMs de P deben ser 1 REPRESENTACIÓN PILINOMIAL M = 110011; M (x) = x5 + x4 + x + 1 P = 11001; P (x) = x4 + x3 + 1 El cálculo de T quedaría: xn M(x) Q(x) R (x) P (x) P (x) T (x) = xn M(x) + R (x) M (x) = x9 + x7 + x3 + x2 + 1 P (x) = x5 + x4 + x2 + 1 xn M (x) = x5 (x9 + x7 + x3 + x2 + 1) = x14 + x12+ x8 + x7 + x5 _____ ____ = +

x9 + x8 + x6 + x4 + x2 + x x5 + x4 + x2 + 1 x14 + x12+ x8 + x7 + x5 x14 + x13+ x11 + x9 x13 + x12+ x11 + x9 + x8 + x7 + x5 x13 + x12+ x10 + x8 . x11 + x10 + x9 + x7 + x5 x11 + x10 + x8 + x6 . x9 + x8 + x7 + x6+ x5 x9 + x8 + x6 + x4 x7 + x5 + x4 x7 + x6 + x4 + x2 x6+ x5 + x2 x6+ x5 + x3 + x + x3 + x2 + x R= x3 + x2 + x T= x14 + x12+ x8 + x7 + x5+ x3 + x2 + x

x9 + x8 + x6 + x4 + x2 + x x5 + x4 + x2 + 1 x14 + x12+ x8 + x7 + x5 + x3 + x2 + x x14 + x13+ x11 + x9 . x13+ x12+ x11 + x9 + x8 + x7 + x5 + x3 + x2 + x x13+ x12 + x10 + x8 . x11+ x10 + x9 + x7 + x5 + x3 + x2 + x x11+ x10 + x8 + x6 . x9+x8+x7+ x6+x5 + x3+ x2 +x x9+x8 + x6 + x4 . x7 + x5 + x4 + x3 + x2 + x x7+ x6 + x4 + x2 . x6 + x5 + x3 + x

Los polinomios generadores más comunes son: CRC – 12 = x12 + x11 + x3 + x2 + x + 1 CRC – 16 = x16 + x15 + x2 + 1 CRC – CCITT = x16 + x12 + x5 + 1 CRC – 32 = x32 + x26 + x23 + x22 + x16 + x12 + x11 + x10 + x8 + x7 + x5 + x4 + x2 + x + 1

CHEQUEO DE PARIDAD Se agrega un bit de paridad al final de una secuencia de bits. V.g. transmisión del código ASCII. Cada carácter es representado por 7 bits; el octavo bit es de paridad. Paridad par La palabra de 8 bits tiene un número par de 1’s Paridad impar La palabra de 8 bits tiene un número impar de 1’s Ejemplo: Transmisión con paridad impar ASCII G (1110001) Palabra a transmitir 1110001 1

Verificación de redundancia longitudinal (LRC) LRL y VRL Verificación de redundancia longitudinal (LRC) Cerificación de redundancia Vertical (VRC) LRC y VCR con paridad par LRC1 = b11 + b12 + ..... + b1n LRC2 = b21 + b22 + ..... + b2n LRCm = bm1 + bm2 + ..... + bmn LRCi = b11 + b12 + …… + b1n 1<= i <= m bit 1 bit 2 bit n LRC Carácter 1 Carácter 2 b11 b12 b1n LRC1 b21 b22 b2n LRC2 bm1 bm2 bmn LRCm VRC1 VRC2 VRCn m = número de caracteres n+1 = número de bits incluyendo el bit de paridad a transmitir. Carácter m VRC

VRC1 = b11 + b12 + ..... + bm1 VRC2 = b21 + b22 + ..... + bm2 VRCn = b1n + b2n + ..... + bmn VRCi = b1i + b2i + …… + bmi 1<= i <= n VRC n+1 = LRC m+1 VRC n+1 = VRC 1 + VRC 2 + ….. + VRC n LRC m+1 = LRC 1 + LRC 2 + ….. + LRC m

Ejemplo: 1