EL - 3310 Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Pipeline (Segmentación)

Slides:



Advertisements
Presentaciones similares
Arquitectura RISC & CISC y DSP
Advertisements

Procesadores Superescalares
El modelo de Von Neumann
Diseño de la ruta de datos monociclo para la arquitectura MIPS
UNIVERSIDAD DEL VALLE DE MEXICO CAMPUS CHAPULTEPEC
Estructuras segmentadas
Arquitectura de Computadores I
Capítulo 4 Rendimiento.
Computación PROGRAMACIÓN.
Detección de problemas en las netbook. 1-paso Comprueba el POST. POST son las siglas de Power On Self Test.(prueba automática de encendido). Este es generalmente.
Microprocesadores.
Predicción de saltos.
Departamento de Ingeniería de Sistemas Universidad de Antioquia
Departamento de Ingeniería de Sistemas Universidad de Antioquia
Arquitectura de Computadores
Pipelines: Riesgos.
El procesador: la ruta de datos y el control (II Parte)
EMISION MULTIPLE DE INSTRUCCIONES
Mejoras a las Máquinas Von Neumann
Circuitos Combinacionales Comunes
Composición Interna de un Procesador
Este obra se publica bajo unalicencia de Creative Commons Reconocimiento- NoComercial-CompartirIgual 3.0 España.licencia de Creative Commons Reconocimiento-
Práctica 7 AOC. Gestión de la pila Una pila es una estructura de datos caracterizada por que el último dato que se almacena es el primero que se obtiene.
PLANIFICACIÓN DINÁMICA DE INSTRUCCIONES
Unidad 2: Organización del CPU
Instrucciones: FORMATO DE INSTRUCCIONES
Organización del Computador I Verano MIPS (1 de 2) Basado en el capítulo 3 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Procesador Introducción - Funcionamiento - Memoria caché
INSTITUTO TECNOLÓGICO DE CD. GUZMÁN
Arquitectura de Máquinas Computadoras II
Unidad 2: Segmentación Dependencias de Control Docente: ing. José Díaz Chow.
Gustavo Andrés Uribe Gómez
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 18 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
(Organización y Manejo de Archivos)
Scheduling dinámico Algoritmo de Tomasulo.
Organización de Computadoras
Funcionamiento de la CPU
Organización del Computador I Verano Excepciones Basado en el capítulo 6 del libro de Patterson y Hennessy Verano 2004Profesora Borensztejn.
Unidad 2: Segmentación Excepciones en la Segmentación Docente: Ing. José Díaz Chow ARQUITECTURA DE MÁQUINAS COMPUTADORAS III.
Departamento de Ingeniería de Sistemas Universidad de Antioquia
“Organización y Arquitectura de Computadores” William Stallings
Organización del Computador I Verano Procesador Segmentado Basado en el capítulo 6 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Sistemas Operativos Avanzados
Cap. 6: Pipelining. Encauzamiento de procesadores
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 20 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
RENDIMIENTO DEL COMPUTADOR
INTRODUCCIÓN El rendimiento, costo de compra y costo de operación forman la base para la toma de decisiones, sobre que PC es mejor que otra y así adquirir.
Rendimiento de la CPU y sus factores
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 14 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
Rendimiento y/o desempeño.. RENDIMIENTO “El computador A es más rápido que el computador B” Como se determina el rendimiento de un computador para: El.
Capítulo 8 Segmentación de Instrucciones.
PROCESADORES SUPERESCALARES
Son los atributos de un sistema que son visibles para un programador, es decir aquellos atributos que impactan directamente en la ejecución lógica de un.
ESCUELA COLOMBIANA DE CARRERAS INDUSTRIALES ARQUITECTURA DEL COMPUTADOR INTRODUCCIÓN Ing. Luis Hernando Concha.
INTERRUPCIONES – ABRAZO MORTAL
UNIDAD 1. ORGANIZACIÓN BÁSICA Y DISEÑO DEL COMPUTADOR
ARQUITECTURAS DE LOS SERVIDORES El computador tiene 2 aspectos para entender su funcionamiento al nivel de programación: Almacenamiento Procesamiento Para.
ARQUITECTURA DE COMPUTADORES
TIPOS DE SISTEMAS OPERATIVOS.  Que es un sistema operativo??  Es el encargado de brindar al usuario una forma amigable y sencilla de operar, interpretar,
Santiago Restrepo Rodríguez
Arquitectura de Computadoras (Taller) Semestre II de 2008.
Arquitectura de Computadores Clase 22 Pipelining IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento.
Hiperpipeline Superescalares Arquitectura de Computadoras 2012.
Pipeline: Peligros de datos
Pipelining Datapath y control.
Pipelining Peligros (hazards).
Arquitectura 2013 Explicación 4.
Pipelining Introducción.
Pipeline: Peligros de datos
Transcripción de la presentación:

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Pipeline (Segmentación)

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Segmentación (Pipeline) Es una técnica de implementación por medio de la cual se puede traslapar la ejecución de instrucciones. En la actualidad la segmentación es una de las tecnologías utilizadas para hacer procesadores más rápidos.

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Segmentación una tecnología natural Ejemplo una lavandería Luis, Juan, Gabriela, Lucrecia cada uno tiene una carga de ropa para lavar, secar y doblar. Las lavadoras toman 30 minutos Las secadoras toman 30 minutos Doblarla toma 30 minutos Acomodarla toma 30 minutos

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Lavandería secuencial La lavandería secuencial toma 8 horas en procesar cuatro cargas. Si lo realizamos con la tecnología segmentada ¿Cuánto tardaría?

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Lavandería segmentada Tardaría 3.5 horas en procesar las cuatro cargas.

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Lecciones sobre segmentación La segmentación no ayuda en la realización de una única tarea, ayuda en la realización de una carga de trabajo. Se pueden realizar múltiples tareas simultáneamente utilizando diferentes recursos. La velocidad se incrementa si se aumentan el número de segmentos. La razón de segmentación está dada por el segmento más lento. El desbalance en el largo de los segmentos reduce la velocidad (speedup) El tiempo en llenar y vaciar los segmentos reduce la velocidad. Almacén para las dependencias.

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Los 5 estados de las instrucciones MIPS Las instrucciones MIPS presentan cinco estados (cada estado toma un ciclo de reloj): IF: Búsqueda de instrucción –Búsqueda de una instrucción de la memoria de instrucciones ID: Búsqueda de registros y decodificación de instrucciones EXE: Ejecución o cálculo de dirección MEM: Acceso a la memoria de datos. WB: Escribir datos en el archivo de registros.

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada SEGMENTACION La segmentación traslapa los pasos. Mejora el rendimiento ya que aumenta el procesamiento de instrucciones.

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada SEGMENTACIÓN ¿Qué lo hace tan fácil? –Todas las instrucciones son del mismo largo –Pocos formatos de instrucciones –Los operandos con memoria solo aparecen en las instrucciones de carga y almacene ¿Qué lo hace difícil? –Riesgos: Hay situaciones en la segmentación cuando la siguiente instrucción no se puede ejecutar en el próximo ciclo de reloj. –Hay tres riesgos: Riesgos estructurales Riesgos de control Riesgos de datos

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Riesgos estructurales El hardware no puede manejar la combinación de instrucciones que deben ejecutarse en el mismo ciclo. (suponiendo que se cuenta con una única memoria) Ejemplo: IF y MEM no pueden ejecutarse en el mismo ciclo ya que ambas necesitan accesar datos de la memoria.

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada RIESGOS ESTRUCTURALES SOLUCIÓN: Retardar la instrucción 4 hasta el ciclo 7.

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada RIESGOS DE CONTROL Los riesgos en el control ocurren porque el procesador no “sabe” lo suficiente. –Cuando se producen saltos condicionales –Saltos incondicionales SOLUCIÓN: –Atascamiento (Stall): se puede retrazar la ejecución de la unidad de salto después de que se conozca la información. –Predicción (predict): se puede predecir esta información en forma temprana. –Retardar el salto.

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Riesgos de control (utilizando Atascamiento) Asuma que se puede calcular la dirección de salto y actualizar el PC en el estado ID. Ejemplo:

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Riesgos de control Solución correcta

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Riesgos de control (utilizando predicción) Siempre se predice que el salto no se realizará Si la predicción es incorrecta, entonces se realiza el atascamiento

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Riesgos de control (utilizando retardo en el salto) El ensamblador automáticamente reemplaza la instrucción por una instrucción que no afecte el salto. NOTA: MIPS utiliza la sección de salto retardada

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Riesgos de datos Los riesgos de datos ocurren porque una instrucción depende del resultado de una instrucción previa en el segmento NOTA: las instrucciones “add” o “sub” no escriben el resultado hasta el estado WB. Ejemplo: Algunas veces se puede resolver (o reducir) atascamientos para los riesgos de datos utilizando la técnica adelantamiento (forwarding)

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Riesgos de datos (forwarding) Forwarding: Como el resultado de la operación “add” ($s0) se obtiene despues del estado EX, se puede adelantar el resultado ($s0) al próximo EX para realizar la operación “sub”.

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Riesgos de datos (forwarding) Forwarding: trabaja muy bien. Sin embargo no prevé atascamientos en los segmentos. Ejemplo: como la instrucción “lw” no carga el dato deseado en la memoria hasta el estado MEM, no se puede adelantar el resultado ($s0) hasta el estado MEM.

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Ruta de datos segmentada En esta sección se mostrará la ruta de datos de un solo ciclo para modificarla en una ruta de datos segmentada

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Idea básica de la ruta de datos Se puede dividir la ruta de datos de un solo ciclo en los siguientes cinco segmentos ¿Qué necesitamos para realizar esta separación? Registros

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Ruta de datos segmentada Con el fin de almacenar información entre los estados, se necesitan de los registros (Nota: no son necesarios los registros entre WB e IF, ya que todas las instrucciones deben actualizar algunos datos en la memoria, registros o en el PC)

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Hay un problema ¿Dónde? El registro de escritura cambia después del estado final en la instrucción “lw”. Por lo tanto se necesita cambiar esta ruta de datos para conservar el número del registro destino en la instrucción de carga.

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Ruta de datos corregida

EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Representación gráfica de los segmentos Puede ayudar para responder preguntas como: –¿Cuántos ciclos se necesitan para ejecutar este programa? –¿Qué hace la ALU durante el ciclo 4? –Utilice esta representación para ayudar a entender la ruta de los datos.