Organización del caché

Slides:



Advertisements
Presentaciones similares
Memoria Organización del caché. Universidad de SonoraArquitectura de Computadoras2 Organización del caché Hasta ahora solo se ha visto la estrategia de.
Advertisements

Memoria Otros temas sobre cachés. Universidad de SonoraArquitectura de Computadoras2 Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias.
Memoria Retos de diseño. Universidad de SonoraArquitectura de Computadoras2 Fallas de caché Las fallas de caché disminuyen conforme se incrementa la asociatividad.
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
Organización del Computador
Memoria virtual.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 20 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
TEMA 2: HARDWARE Y SISTEMAS OPERATIVOS
Arquitectura y Sistemas Operativos Gestión de Memoria Parte 1 1 Gestión de Memoria – Parte 1 Agenda Parte 1 –RequisitosRequisitos –EvoluciónEvolución –Carga.
Arquitectura de Computadores Clase 21 Memoria Virtual IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería.
Arquitectura de Computadores Clase 19 Memoria Caché: Funciones de Correspondencia IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica.
Memoria virtual. Universidad de SonoraArquitectura de Computadoras2 Introducción Memoria virtual es un mecanismo que permite que la memoria principal.
Vinculación de Instrucciones y Datos a Memoria Tiempo de compilación: si la dirección de memoria se conoce a priori, se puede generar código absoluto;
Organización y Arquitectura de Computadores
Tema II Unidad de memoria. 2.1 Definiciones y conceptos básicos. 2.2 Jerarquía de memorias. 2.3 Memorias de semiconductor. 2.4 Memorias asociativas. 2.5.
Paginamiento / Paging Sistemas Operativos 16 de Septiembre de 2011.
Miss Rocío Morales Vásquez Saint Louis School Educación Matemática NB2.
VECTORES UNIDAD IV: VECTORES N.SN J. Pomales CeL CONCEPTOS BÁSICOS.
GEOMETRÍA II Aníbal Rodríguez Morales 3rd Grado Bilingüe.
REPÚBLICA BOLIVARIANA DE VENEZUELA UNIVERSIDAD DEL ZULIA FACULTAD DE HUMANIDADES Y EDUCACIÓN ESCUELA DE EDUCACIÓN DEPARTAMENTO DE EDUCACIÓN PREESCOLAR.
Internet Protocols (IPs)
Sistemas numéricos.
Memoria Cachés.
Organización de computadoras
Direccionaminto IP. INTRODUCCIÓN.
Pipelining Peligros de control.
El procesador Diseño del control.
Memoria Rendimiento del caché.
Pipelining Datapath y control.
Datapath para las instrucciones de brinco
Memoria Introducción.
Seguir las líneas de guía
¿CUÁNTOS HAY? 2 7 ¿CUÁNTOS HAY?
1 1 1 El Sistema B nar o
Otros temas sobre cachés
Organización del caché
Computación Curso 2017.
Memoria virtual.
Memoria virtual.
Medidas centrales Por E. Skerrett.
SISTEMAS DE NUMERACIÓN
MANTENIMIENTO CORRECTIVO
La biotecnología y sus aplicaciones
Isabel Barba Onniel Ortega Johar Antipara
FunciÓn PotenciaL, exponencial y logarÍtmica.
ESCUELA DE MERCADOTECNIA
Sra. Anlinés Sánchez Otero
P P AGINACION FACULTAD DE INGENIERIA INDUSTRIAL Y DE SISTEMAS FACULTAD DE INGENIERÍA INDUSTRIAL Y DE SISTEMAS.
Capítulo 23 Potencial eléctrico.
LA BIBLIOTECA NUESTRA DE CADA DÍA.
Ley Combinada de los Gases y el principio de Avogadro
SISTEMAS OPERATIVOS MEMORIA VIRTUAL.
Pipelining Peligros de control.
Símbolos Indice Pág. Direcionamiento Absoluto y Simbólico
Palabras de uso frecuente 1er grado
Nelson Baloian, José A. Pino
Memoria Cachés.
Ejercicio 5.6 sobre cachés
Otros temas sobre cachés
INTRODUCCIÓN A LA INFORMÁTICA
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
“Sistemas RAID - Conceptos”
Explorador de Windows.
INTRODUCCIÓN A LA INFORMÁTICA
Memoria Rendimiento del caché.
Pipelining Peligros de control.
Interferencia.
José Alfredo Guerrero Mayo 2019
PREGUNTA ¿Qué ocurre cuando después de formar los grupos tomamos una medida pre-tratamiento y encontramos que los dos grupos no son homogéneos? ¿Qué se.
UNIVERSIDAD AÚTONOMA DE SINALOA “Facultad de Informática Culiacán”
Transcripción de la presentación:

Organización del caché Memoria Organización del caché

Organización del caché Hasta ahora solo se ha visto la estrategia de mapeo directo. Un bloque solo puede ir en un lugar en el caché. Otras organizaciones pueden reducir la tasa de fallas: Fully associative cache. El bloque puede ir en cualquier parte en el caché. Set associative cache. El bloque de memoria puede ir en cualquier parte dentro del conjunto que le toque. Universidad de Sonora 2

Fully associative cache Un bloque en memoria puede estar asociado con cualquier línea en el caché. Para encontrar un bloque se debe buscar en todo el caché. Para ser práctica, la búsqueda se hace en paralelo asociando un comparador con cada línea del caché. Los comparadores incrementan el costo del hardware. Son prácticos solo para cachés pequeños. Universidad de Sonora 3

Set associative cache El caché está dividido en m conjuntos. Cada conjunto consta de n bloques. Se le llama n-way set associative. Un bloque en memoria solo puede ir en un conjunto. Dentro del conjunto, el bloque puede ir en cualquier lugar. Un dato se busca en todos los bloques del conjunto. Las fórmulas para calcular el bloque en el caché son casi las mismas que en mapeo directo. Universidad de Sonora 4

Set associative cache La diferencia es que se usa el número de conjunto y no el número de bloque. d = a div k d es la dirección de bloque a es la dirección del dato en la memoria k es el tamaño del bloque en bytes b = d mod n b es el número de bloque n es el número de conjuntos que tiene el caché Universidad de Sonora

Set associative cache La división de la dirección en binario funciona casi igual que en mapeo directo: Offset. La posición del byte dentro del bloque. Ocupa los bits bajos de la dirección. Tamaño = log2(k), k es el tamaño del bloque en bytes. Índice. El número de conjunto en donde se guarda el dato. No hay forma de saber en que bloque se guarda el dato. Ocupa los bits intermedios de la dirección. Tamaño = log2(n), n es el número de conjuntos que tiene el caché. Universidad de Sonora

Set associative caché Etiqueta. Ocupa los bits altos de la dirección. Universidad de Sonora

Ejemplo Suponer un caché 4-way con capacidad de 4K bytes y bloques de 4 palabras. Las direcciones son de 32 bits. ¿Cuántos bloques y cuántos conjuntos tiene el caché? ¿Cómo se divide la dirección? ¿Qué conjunto en el caché le toca a la dirección en la memoria 1714? Universidad de Sonora

Ejemplo ¿Cuántos bloques y cuántos conjuntos tiene el caché? Número de bloques: Es un cache 4-way, por lo tanto cada conjunto tiene 4 bloques, es decir: Universidad de Sonora

Ejemplo ¿Cómo se divide la dirección? Tamaño del offset = log2(16) = 4 bits Tamaño del índice = log2(64) = 6 bits Tamaño de la etiqueta = 32 – (6 + 4) = 22 bits Universidad de Sonora

Ejemplo ¿Qué conjunto en el caché le toca a la dirección en la memoria 1714? Método 1 – usando las fórmulas. Datos: a = 1714; k = 16; n = 64 d = 1714 div 16 = 107 b = 107 mod 64 = 43 Conclusión: la dirección 1714 se guarda en el conjunto 43. Universidad de Sonora

Ejemplo ¿Qué conjunto en el caché le toca a la dirección en la memoria 1714? Método 2 – analizando la dirección en binario. 171410 = 110101100102 = 1-101011-0010 Se convierte el índice a base 10. 1010112 = 4310 Conclusión: la dirección 1714 se guarda en el conjunto 43. Universidad de Sonora

Variantes de una forma Mapeo directo y fully associative se pueden ver como variantes de set associative. Mapeo directo es 1-way set associative. Un caché de n bloques se puede ver como un caché de n conjuntos en donde cada conjunto tiene 1 bloque. Fully associative es n-way set associative. Un caché de n bloques se puede ver como un caché de 1 conjunto de n bloques. Universidad de Sonora 13

Variantes de una forma Variantes para un caché de 8 bloques. Universidad de Sonora 14

Ventajas y desventajas… de incrementar el grado de asociatividad. Ventaja: generalmente decrementa la tasa de fallas. Desventaja: incrementa el tiempo de éxito (hit time). Universidad de Sonora 15

Efecto de la asociatividad Caché de datos de 64 KB con bloques de 16 palabras. Asociatividad varía desde 1-way (mapeo directo) hasta 8-way. Benchmark SPEC2000. Universidad de Sonora 16

Conclusión Los cachés n-way set associative (n > 1) por lo general tienen tasas de fallas menores que los cachés de mapeo directo. Los cachés n-way set associative (n > 1) tienen mayor tiempo de éxito que los cachés de mapeo directo. Se puede reducir el tiempo de éxito usando n comparadores. Universidad de Sonora 17