UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES

Slides:



Advertisements
Presentaciones similares
DISEÑO DE TRANSFERENCIA ENTRE REGISTROS
Advertisements

Circuitos Lógicos Combinatorios
Autómatas Finitos.
Diseño de AFN’s.
TIPOS DE GRAMATICAS JERARQUIAS DE CHOMSKY
Circuitos secuenciales
Máquinas de estado Máquinas de estados :
MÉTODO SIMPLEX.
Introducción a las Funciones Prof. Evelyn Dávila
Tema: Decibilidad Integrantes: Ileana Rdguez Soto
Investigación de Operaciones
Trabajando con Puertas Lógicas
Organización de Computadoras UNLA
Análisis sintáctico (Look ahead LR)
Introducción a los Algoritmos
Matemática Básica (CC.)
Técnico en programación de Software
5. Propiedades de los Lenguajes Recursivamente
Análisis Matemático III
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Circuitos digitales secuenciales I: Resumen del contenido
Muestreo para la inspección por atributos
UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO FACULTAD DE INGENIERIA DIVISIÓN DE INGENIERÍA ELÉCTRICA COMPUTACIÓN PARA INGENIEROS NOTA IMPORTANTE: Para complementar.
Circuitos Integrados de Aplicación Específica
Análisis Análisis y Síntesis Métodos de análisis: Tabla de verdad.
EJERCICIOS DE EXPRESIONES REGULARES Y AUTOMATAS
Lógica Temporal. Tablas semánticas.
Sistema de tres ecuaciones con tres incógnitas
Tema 3. Optimización de Código
Universidad Autónoma San Francisco
Flip-Flop RS.
Aprendiendo matemáticas
TEMA 6 ECUACIONES.
Sistemas Secuenciales
EXAMEN CORTO SOBRE FLIP-FLOPS
Departamento de Tecnología Curso: 4º E.S.O. I.E.S. Ana Mª Matute
EMPLEAR COMO DISEÑO UNA FRACCION FACTORIAL
SISTEMAS DE ECUACIONES
2º Bachillerato de Ciencias y Tecnología BC2A – BC2B Curso
Organización del Computador 1
CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales
SISTEMAS DIGITALES SECUENCIALES
Análisis de Sistemas Secuenciales
EXAMEN CORTO SOBRE FLIP-FLOPS
Sistemas de ecuaciones
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
NM2 (3° medio) Reacciones químicas Química
Lógica Positiva En esta notación al 1 lógico le corresponde el nivel más alto de tensión (positivo, si quieres llamarlo así) y al 0 lógico el nivel mas.
Matrices – Determinantes Sistemas de Ecuaciones lineales
Tema: Ecuaciones de Primer Grado
Minimización Autómata de Moore
CLASE 4.
Organización del Computador 1
INAOE CURSO PROPEDEUTICO PARA LA MAESTRIA EN ELECTRONICA
ALGORITMO QUE ES ??.
ELECTRÓNICA DIGITAL Se denomina señal a la información que representa una determinada magnitud física ( temperatura, presión, velocidad, etc ) y su evolución.
Reglas Básicas del Álgebra de Boole
CIRCUITOS NO COMBINACIONALES
METODO DE SUMA Y RESTA. INDICE.
FLIP - FLOP Oscar Ignacio Botero H..
Sistemas de Ecuaciones Lineales Método de GAUSS.
“CURSO PROPEDÉUTICO PARA EL MEJORAMIENTO DEL PENSAMIENTO MATEMÁTICO”
SISTEMAS DE ECUACIONES
Diseño de Sistemas Secuenciales Síncronos
Ing. Haydeli del Rosario Roa Lopez
ELECTRONICA Lógica Secuencial Introducción  A partir de este laboratorio queremos demostrar la importancia del la lógica secuencial a través de la.
CIRCUITOS SECUENCIALES
Transcripción de la presentación:

UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES Maquinas de Estados Finitos II

METODOLOGÍA DE DISEÑO FSM Hasta el momento el ejercicio planteado se ha llevado solo hasta la realización de la tabla de transiciones. Para resolver totalmente un problema, estos serian todos los pasos a seguir: Elaborar o diseñar el diagrama de estados a partir del problema que se quiere resolver. A partir del número de estados determinar el número de flip-flop necesarios. Realizar la asignación de estados y asociar cada estado del diagrama con un estado de los flip-flop. Una vez hecha la asignación, construir una tabla de transición. Definir que tipo de flip-flop se va a utilizar. Desarrollar partiendo de la tabla de estados las ecuaciones lógicas de entrada de datos a los terminales de excitación. Para finalizar dibujar el circuito con la ayuda de las ecuaciones encontradas.

TABLAS DE DISEÑO FLIP-FLOPS Qn  Qn+1 S R 0  0 0  1 1  0 1  1 1 X Qn  Qn+1 J K 0  0 0  1 1  0 1  1 1 X FLIP-FLOP SR FLIP-FLOP JK Qn  Qn+1 D 0  0 0  1 1  0 1  1 1 Qn  Qn+1 T 0  0 0  1 1  0 1  1 1 FLIP-FLOP T FLIP-FLOP D

DISEÑO CON FLIP-FLOP D S0 S1 0/0 S2 1/0 1/1 S3 E.A E.S X = 0 X = 1 S0 Qn  Qn+1 D 0  0 0  1 1  0 1  1 1 S0 S1 S2 0/0 1/1 1/0 S3 E.A E.S X = 0 X = 1 S0 S0/0 S1/0 S1 S2/0 S2 S3/0 S3 S1/1

DISEÑO CON FLIP-FLOP JK Qn  Qn+1 J K 0  0 0  1 1  0 1  1 1 X S0 1 S1 E.A E.S SALIDA Z X = 0 X = 1 S0 S1 S2 S3 S4 1 1 1 S2 S3 1 1 S4 1

DISEÑO FLIP-FLOP T S0 S1 1 S7 1 1 1 S2 S6 1 1 S3 S5 1 1 S4 Qn  Qn+1 T 0  0 0  1 1  0 1  1 1 S0 S1 1 S7 1 1 1 S2 S6 1 1 S3 S5 1 1 S4

UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES Máquina de Estados Estados Redundantes

ELIMINACIÓN ESTADOS REDUNDANTES Supongamos que en la realización del diagrama de estados, erróneamente imaginamos en varios puntos que ha aparecido algo nuevo que debe ser memorizado, y en consecuencia añadimos nuevos estados que realmente no son necesarios. Aquí analizaremos un procedimiento para eliminar estos estados superfluos o estados redundantes.

ELIMINACIÓN ESTADOS REDUNDANTES Aparecen dos estados especiales p y q, tales que si el estado presente es p o q, independientemente del valor de X, las salidas son idénticas y los estados siguientes también, es decir, uno de ellos puede despreciarse o eliminarse. EA ES / Z X=0 X=1 : p q r/0 s/1 Se trabaja con Sistema Mealy con una entrada X y una salida Z.

ELIMINACIÓN ESTADOS REDUNDANTES Método de simple inspección Si Observamos la tabla encontramos que los estado B y D tienen iguales el Estado Siguiente y la salida, es decir podemos eliminar uno de ellos. EA ES / Z X=0 X=1 A B C D E B/0 C/0 D/1 D/0 C/1 A/1 EA ES / Z X=0 X=1 A B C E B/0 C/0 B/1 C/1 A/1 En nuestro caso eliminamos el estado D , además en todos los sitios donde aparezca D se debe colocar B Veamos como quedaría reducida la tabla

ELIMINACIÓN ESTADOS REDUNDANTES Método de simple inspección Si se observa la nueva tabla se tiene que los estados A y E son equivalentes, por consiguiente se puede eliminar uno de ellos. (eliminemos el estado E) EA ES / Z X=0 X=1 A B C E B/0 C/0 B/1 C/1 A/1 EA ES / Z X=0 X=1 A B C B/0 C/0 B/1 C/1 A/1 Aquí, ya no es posible reducir más estados, de allí, que es la máxima reducción que podemos lograr por este método.

ELIMINACIÓN ESTADOS REDUNDANTES Método de particionamiento Se debe tener en cuenta que el método utilizado en el ejercicio anterior es por simple inspección, existen casos en el que se tienen estados redundantes pero que no es posible saberlo solo observando la tabla, es decir se pueden tener estados redundantes aún cuando no aparezcan filas con idénticas salidas y los mismos estados siguientes. Para ello estudiaremos el método de eliminación de estados redundantes por PARTICIÓN.

ELIMINACIÓN ESTADOS REDUNDANTES Método de Particionamiento Paso 1 – Crear particiones con los estados que tienen las misma salidas en cada una de las combinaciones de las variables de entrada. Paso 2 – Identificar los estados de una partición en cuyo estado siguiente pasan a particiones diferentes a las de los demás miembros de su partición. Con estos miembros crear nuevas particiones. Paso 3 – Continuar el procedimiento hasta que no sea posible hacer nuevas particiones. Paso 4 – Hacer la eliminación de los estados redundantes, los cuales equivalen a los estados que al final pertenecen a una misma partición.

ELIMINACIÓN ESTADOS REDUNDANTES Ejemplo 1 EA ES / Z X=0 X=1 A B C D E F G H E/0 A/1 C/0 B/0 D/1 H/1 C/1 D/0 F/0 A/0 G/1 B/1 EA ES / Z X=0 X=1 A’ B’ C’ D’ E’ B’/0 A’/1 C’/0 E’/1 C’/1 A’/0 D’/1 B’/1

ELIMINACIÓN ESTADOS REDUNDANTES Ejemplo 2 EA ES / Z X=0 X=1 A B C D E F G H B/0 D/0 G/0 H/0 G/1 C/0 E/0 F/0 A/0 EA ES / Z X=0 X=1 A’ B’ C’ D’ E’ B’/0 C’/0 E’/0 B’/1 A’/0 D’/0

ELIMINACIÓN ESTADOS REDUNDANTES Ejemplo 3 EA ES / Z XY=00 XY=01 XY=10 XY=11 A B C D E F G H D/0 C/1 G/0 B/1 B/0 F/0 E/1 A/0 EA ES / Z XY=00 XY=01 XY=10 XY=11 A’ B’ C’ D’ E’ C’/0 B’/1 E’/0 B’/0 A’/0 D’/1