Escalas de integración Familias lógicas Universidad del País Vasco Departamento de Arquitectura y Tecnología de Computadores ehu upv eman ta zabal zazu CIRCUITOS DIGITALES Definiciones Escalas de integración Familias lógicas

Definiciones Señal digital: señal discreta que sólo puede tomar ciertos valores Señal digital binaria: sólo dos valores, VH y VL Circuitos que vamos a ver: VH = 5 V , VL = 0 V Correspondencia: valor físico  valor lógico

Definiciones Circuito digital: procesa señales digitales Puertas lógicas: tensión salida función de la/s tensión/es de entrada Necesita estar alimentada. Tabla de verdad: expresa relación tensión entrada y salida Intervalos de las tensiones: criterio de proximidad

Escalas de integración Circuito integrado: distintos componentes integrados en un trozo de silicio Escala de integración: nº aproximado de componentes dentro del chip SSI (10), MSI (100), LS (miles), VLSI (millones)

Familias lógicas Distintos componentes, distintas familias DL, Diode Logic apenas se utiliza AND DTL, Diode Transistor Logic NAND

Familias lógicas RTL, Resistor Transistor Logic NOT TTL, Transistor Transistor Logic Transistor multiemisor Rápidos Consumo potencia alto NAND

Familias lógicas NMOS NOT CMOS: transistores NMOS y PMOS NOT Menor potencia NOT CMOS: transistores NMOS y PMOS Más lentas que TTL Más pequeñas Consumo potencia bajo NOT

+ + – – + + – – Transistores bipolares en las puertas lógicas CORTE Dos tensiones: H, L. Dos zonas de funcionamiento: corte y saturación Esquema ideal CORTE VBE  0,7 SATURACIÓN +5V S + E + V S V E – – +5V S + E 0.5 + V S V E 0.7 – –

Transistores NMOS en las puertas lógicas Dos tensiones: H, L. Dos zonas de funcionamiento: corte y zona óhmica Esquema ideal, VT >0 CORTE VGS  VT ZONA ÓHMICA VGS  VT +5 V S D N + + E G N V S V E S N – – +5 V S D N + + E G N V S V E S N – –

Transistores PMOS en las puertas lógicas Dos tensiones: H, L. Dos zonas de funcionamiento: corte y zona óhmica Esquema ideal, VT < 0 CORTE VGS  VT ZONA ÓHMICA VGS  VT +5 V S S + + E G V S D V E – – +5 V S + G S + D E V S V E – –

Lógica CMOS VE= 5V VE= 0V + + – – + + – – S E V V S E V V +5 V S G D D P G P D P S + D N VE= 5V + E G N V S V E S N – – +5 V S P G P VE= 0V D P S + D N + E G N S N V S V E – –