Trabajando con Puertas Lógicas

Slides:



Advertisements
Presentaciones similares
el 1, el 4 y el 9 tres cuadrados perfectos autosuficientes
Advertisements

Capítulo 1 Algebra de Boole.
Simplificación de circuitos lógicos Algebra de Conmutación
DISEÑO DE CIRCUITOS COMBINATORIOS
1 INFORME RESUMEN SOBRE EL NIVEL DE UTILIZACION DE LAS TIC EN LAS EMPRESAS GALLEGAS (MICROEMPRESAS, resultados provisionales) 29 de julio de 2004.
Funciones lógicas y su simplificación
Binario Códigos Numéricos Desventajas
Compuertas lógicas.
Diseño de Autómatas Finitos
Diseño de AFN’s.
Diseño con CI SSI Sumario: Representación de funciones lógicas (cont.)
CLASE 1 SISTEMAS NUMÉRICOS Y CÓDIGOS
Mapas de Karnaugh Término Ejemplo No. d 1´s 1 literal A 8
UPC Tema: ESPACIO VECTORIAL Rn
Unidad Didáctica Electrónica Digital
Unidad Didáctica Electrónica Digital
Departamento de Tecnología Curso: 4º E.S.O. I.E.S. Ana Mª Matute
Tecnología Industrial II
Circuitos de Conmutación
Organización de Computadoras UNLA
Métodos de Minimización
APLICACIONES DE ALGEBRA BOOLEANA
CIRCUITOS ELECTRICOS Y ELECTRONICOS
CLASE 3.
Sistemas de Ecuaciones
ALGEBRA DE BOOLE UNLA Organización de Computadoras (2014)
SISTEMAS DE NUMERACIÓN Y CÓDIGOS
Compuertas lógicas Puertas lógicas.
Expresiones Racionales
La minimización de los costes
Cibernética y Computación 1
La transformada de Laplace
Algebra Booleana y Compuertas Lógicas
5-Variables K-mapas ƒ(A,B,C,D,E) = Sm(2,5,7,8,10,
Teoría de la Computación
Álgebra de Boole Electrónica Digital
Posgrado de Especialización en Entornos Virtuales Universidad Virtual Quilmes SEMINARIO DE TIC Y ENSEÑANZA Profesora Noemí Tessio Aula Nº 5.
Circuitos Combinacionales
ELECTRICIDAD.
ARQUITECTURA DE COMPUTADORES
Derivación de Contraejemplos para Model Checking Cuantitativo
Electrónica Digital.
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Sistemas Digitales Electrónica Digital I Minimización de Funciones Booleanas.
Departamento de Tecnología Curso: 4º E.S.O. I.E.S. Ana Mª Matute
EXIGENCIAS COMPUTACIONALES DEL PROCESAMIENTO DIGITAL DE LA INFORMACION
ALGEBRA DE BOOLE SISTEMAS DIGITALES.
UNIVERSIDAD AUTONOMA SAN FRANCISCO
Tecnologías de las computadoras
Realizado por Carolina Rubio
Álgebra de Boole Tema 5.
CLASE 2.
CLASE 4.
Circuitos lógicos combinacionales
Unidad Didáctica Electrónica Digital
TEMA 0 ELECTRONICA DIGITAL.
ALGEBRA DE BOOLE UNLA Organización de Computadoras (2015)
Unidad I ÁLGEBRA BINARIA
ELECTRÓNICA DIGITAL.
Circuitos Digitales I M.C. Aglay González Pacheco Saldaña
ELECTRÓNICA DIGITAL Se denomina señal a la información que representa una determinada magnitud física ( temperatura, presión, velocidad, etc ) y su evolución.
Minitérminos, maxitérminos
Ing. Tomas Martínez Martínez.
Reglas Básicas del Álgebra de Boole
UNIVERSIDAD AUTONOMA SAN FRANCISCO
CIRCUITOS COMBINACIONALES.
CIRCUITOS COMBINACIONALES.
Capítulo 5: Álgebra booleana
Minimización de Funciones Booleanas
Unidad Didáctica Electrónica Digital 4º ESO. Guión electrónica digital Sistemas analógicos y digitales Sistemas de numeración Sistemas binarios Álgebra.
Mapas de Karnaugh y método de Quine McCluskey Ing. Mónica Patricia René_2010 1Ing. Mónica P. René_2010.
Transcripción de la presentación:

Trabajando con Puertas Lógicas Iniciació a l’Electricitat i a l’Electrònica Dpt. TECNOLOGIA – IES CAP DE LLEVANT © 2008

Tabla de Contenido Introducción Puertas lógicas (símbolos y tablas de verdad) Implementación de funciones lógicas Simplificación de funciones lógicas Mapas de Karnaugh Circuitos con puertas NAND y NOR

Introducción Cualquier circuito electrónico tiene una parte encargada de decidir, en función de unas variables de entrada (información de los sensores), de qué manera deben comportarse los actuadores. Del estudio y diseño de esta parte del circuito se encarga la electrónica de control. Los componentes electrónicos más sencillos con los que implementar circuitos de control son las puertas lógicas. Una vez analizado y estudiado el problema seguiremos los siguientes pasos para su resolución: Identificar entradas y salidas Diseñar el circuito eléctrico equivalente (con pulsadores) Averiguar el numero de posibles estados de las entradas Hallar la tabla de verdad del circuito equivalente Interpretar la tabla de verdad y describir una red de puertas que componen el sistema digital. Si es preciso, simplificar y minimizar la cantidad de lógica usada en un sistema. (Método de Karnaugh) Diseño del circuito electrónico completo

Las puertas OR, AND y NOT Símbolos para OR y AND Símbolo para NOT El circulo al final del triángulo es la representación de la negación

Tablas de verdad para las puertas OR. AND y NOT 1 a b ab 1 a a’ 1

Las puertas NAND y NOR Como la otras puertas lógicas que estudiamos, también están disponibles en el comercio con dos, tres, cuatro y ocho entradas. Símbolos para NAND Símbolos para NOR

Tablas de verdad para las puertas NOR y NAND 1 a b (ab)’ 1

Las puertas OR-Exclusiva y NOR-Exclusiva b a xor b 1 a b a xnor b 1

Implementación de Funciones con Puertas Lógicas Implementación de Funciones con Puertas Lógicas. Redes con AND, OR y NOT Una vez que se define el problema y se halla la tabla de verdad correspondiente (o la función expresada como la suma de productos) se debe de definir el diagrama lógico, compuesto por una red de puertas lógicas que describan la función.

De la Tabla de Verdad a la Expresión Algebraica En la mayoría de los casos, un problema digital es presentado en la forma de una declaración o como una tabla de verdad, esto nos obliga a tener la habilidad de llevar los datos de una tabla de verdad a una expresión algebraica. En la tabla de verdad, cada combinación de las variables de entrada corresponde a un termino de producto estándar. Es posible extraer una sumatoria de productos estándares sumando cada termino de producto cuyo resultado en la tabla de verdad es igual a 1.

Miniterminos a b c Minitérmino A’B’C’ 1 A’B’C A’BC’ A’BC AB’C’ AB’C ABC’ ABC En la tabla se muestra la equivalencia entre las combinaciones de una tabla de verdad y los minitérminos que están asociados a cada uno de los productos estándares de una expresión algebraica. Los minitérminos pueden ser referidos también por sus números, que están mostrados en la columna de la derecha.

Ejemplo X’ Y Z’ x y z f 1 X’ Y Z X Y’ Z’ X Y’ Z

Problema Implementar con puertas lógicas la siguiente función F = ACD+BCD+ABC+ABD Diagrama lógico

La simplificación de funciones lógicas El proceso de la simplificación de una función lógica consiste en hallar una nueva función equivalente a la primera, cuya representación por puertas lógicas resulte más simplificado que el del circuito inicial. Existen dos métodos de simplificación: Aplicando las propiedades de las operaciones lógicas. Mediante mapas de Karnaugh

Sobre la simplificación No existe una sola metodología para realizar la simplificación. Sólo la práctica es la manera de alcanzar la simplificación óptima. La aplicación de cualquiera de los métodos nombrados no garantiza el llegar a la simplificación óptima.

Mapas de Karnaugh Es un método gráfico usado para la simplificación de funciones lógicas Propuesto por Maurice Karnaugh en 1953 Los mapas de Karnaugh se compone de un cuadrado por cada minitérmino posible de una función. 2 variables, 4 cuadrados 3 variables, 8 cuadrados 4 variables, 16 cuadrados

Representando funciones en un Mapa de Karnaugh (1) Cuando se quiere llevar una función a un mapa, se coloca un 1 en el casillero correspondiente al minitérmino que resultó como 1 en la función. Los otros casilleros se dejan en blanco Si existen condiciones irrelevantes, es necesario poner una X en los minitérminos correspondientes.

Mapa de Karnaugh para dos variables F = AB’ A A 0 1 0 1 B B A’B’ AB’ A’B AB 1 1 1 Aquí tenemos dos vistas de una mapa de dos variables, las casillas sombreadas, por ejemplo, corresponden al minitérmino en el que A=1 y B=0

Representando funciones en un Mapa de Karnaugh (2) 0 1 0 1 b b 1 1 1 1 F = a’b’ + ab F = a’b’ + ab + a’b

Mapa de Karnaugh para 3 y 4 variables 00 01 11 10 00 01 11 10 C CD A’B’C’ A’BC’ ABC’ AB’C’ A’B’C A’BC ABC AB’C A’B’C’D’ A’BC’D’ ABC’D’ AB’C’D’ A’B’C’D A’BC’D ABC’D AB’C’D A’B’CD A’BCD ABCD AB’CD A’B’CD’ A’BCD’ ABCD’ AB’CD’ 1 00 01 11 10

Simplificación usando Mapas de Karnaugh Una vez se ha representado la función en el mapa se marcan los grupos adyacentes (se agrupan las casillas señaladas con un 1) hasta que no haya ningún 1 sin agrupar, y por este orden: Se procura formar el máximo nº de casillas de 8 unos. A continuación, se forma el máximo nº de grupos de 4 unos que no puedan formar grupos de 8. Luego, se repite la acción con los grupos de 2 unos que no puedan formar grupos de 4. Se finaliza tomando todos los 1 que queden sin formar ningún grupo. Los grupos tienen que reunir el mayor número de 1 posible y no importa que dos grupos compartan algún 1 Una vez efectuados los agrupamientos se procede a eliminar la variable o variables que cambien en cada agrupación.

Ejemplo de adyacencia para un mapa de 4 variables Los 1 en dos celdas adyacentes corresponden a un solo término de producto. AB AB 00 01 11 10 00 01 11 10 CD CD 1 1 00 01 11 10 00 01 11 10 AC’D A’B’D’

Extendiendo el concepto de adyacencia para agrupar más celdas AB AB 00 01 11 10 00 01 11 10 C C 1 1 1 1 A’C AC C

Otros ejemplos para grupos de 4 AB AB 00 01 11 10 00 01 11 10 CD CD 1 1 00 01 11 10 00 01 11 10 A’B’ AD B’D’ BD

Grupos de 8 A’ D’ AB AB 00 01 11 10 00 01 11 10 CD CD 00 01 11 10 00 00 01 11 10 00 01 11 10 CD CD 1 1 00 01 11 10 00 01 11 10 A’ D’

Ejemplo de simplificación usando Mapas de Karnaugh xy 00 01 11 10 z F = x’yz’ + x’yz + xy’z’ + xy’z + xyz 1 1 x y z f 1 xy 00 01 11 10 z 1 1 x’y + xy’ + xz

Problema f = a’b’c’ + a’bc’ + a’bc + ab’c’ x y z f 1 Para la función f encontrar la suma de productos mínima usando un mapa de karnaugh. Implementar con puertas lógicas la función antes y después de simplificar

Problema: solución sin simplificar

Problema: solución simplificada ab 00 01 11 10 c 1 1 a c’ ab 00 01 11 10 c a b 1 1 a b’ c’

Ejercicios: Implementar con puertas lógicas la función OR exclusiva de 3 entradas antes y después de simplificar Implementar con puertas lógicas la siguiente función antes y después de simplificar f = a’b’c’d’ + a’bcd’ + a’bcd’ + ab’c’d + ab’c’d’ + a’b’cd + abcd’ + abcd Implementar con puertas lógicas las siguientes funciones antes y después de simplificar

Ejercicios: x y z S1 S2 S3 S4 S5 1

Circuitos con puertas NAND y NOR Todas las funciones Booleanas pueden ser substituibles por una función equivalente que utilice únicamente compuertas NAND y/o NOR, esto con los siguientes objetivos: Disminución del número de componentes en una tarjeta de circuito impreso. Dar facilidad de mantenimiento futuro y Disminuir el consumo de energía. La transformación de cualquier función se efectuará mediante la correcta utilización del teorema de Moorgan.

Algunas equivalencias

Metodología para transformar una expresión a NAND Una vez obtenida la expresión correspondiente del problema digital, se realiza a todo el conjunto una doble inversión o negación. Como nos encontramos en el caso de implementar con puertas NAND, si la expresión resultante está en función de productos, las dos negaciones deben dejarse tal cual. Si, por el contrario, es una suma, se aplica el teorema de Moorgan sobre dicha suma. Continuar 2, hasta la obtención de una función compuesta exclusivamente como productos negados.

Metodología para transformar una expresión a NOR Con la expresión correspondiente se realiza a todo el conjunto una doble inversión o negación. Si la expresión resultante está en función de sumas, las dos negaciones deben dejarse tal cual. Si se trata de un producto, tendremos que aplicar el teorema de Moorgan sobre el producto. Continuar 2 (realizando el proceso anterior) hasta la obtención de una función compuesta exclusivamente por sumas negadas.