[ Arquitectura de Computadores ] INTERFACES Y COMUNICACIONES Präsentat ion 1 Arquitectura de Computadores.

Presentación del tema: "[ Arquitectura de Computadores ] INTERFACES Y COMUNICACIONES Präsentat ion 1 Arquitectura de Computadores."— Transcripción de la presentación:

1 [ Arquitectura de Computadores ] INTERFACES Y COMUNICACIONES Präsentat ion 1 Arquitectura de Computadores

2 Präsentat ion 2 Arquitectura de Computadores [ Índice ]  5.1 Fundamentos E/S  5.2 Estructura de E/S  5.3 Almacenamiento externo  5.4 Buses  5.5 Dispositivos E/S  5.6 Introducción a las redes  5.7 Arquitecturas RAID

3 [ E/S ] Präsentat ion Introducción 3 Arquitectura de Computadores Clasificación de los dispositivos E/S [Stallings]: 1. Dispositivos legibles por los humanos: apropiados para la comunicación con el usuario (mouse, teclado, monitor, impresora) 2. Dispositivos legibles por máquina: adecuados para comunicarse con equipos electrónicos (discos, cintas) 3. Dispositivos de comunicaciones: apropiados para comunicarse con dispositivos lejanos (modem, tarjeta Ethernet).

4 [ E/S ] Präsentat ion Introducción 4 Arquitectura de Computadores Diferencias de los dispositivos E/S: 1.Aplicaciones (ej: disco que almacena archivos, disco que almacena páginas de memoria virtual) 2.Complejidad del control (ej: impresora vs. disco) 3.Unidad de transferencia (bytes o bloques) 4.Representación de los errores (check sum, codificación) 5.Condiciones de error (cómo y qué se informa) 6.Velocidad de los datos (diferencia en varios órdenes de magnitud)

5 [ E/S ] Präsentat ion Introducción 5 Arquitectura de Computadores Tarjeta posteruir Sun Gigaplane XB: Bus PCI 10 10 10 11 10 12 Velocidades de datos de dispositivos

6 [ E/S ] Präsentat ion 6 Arquitectura de Computadores Velocidades de datos de dispositivos Introducción

7 [ E/S ] Präsentat ion 7 Arquitectura de Computadores Clasificación de los dispositivos E/S [Tanenbaum]: 1.Dispositivos de bloques: dispositivos que almacenan la información en bloques de tamaño fijo (discos) 2.Dispositivos de caracteres: maneja la información mediante un flujo de caracteres sin estructurarlos en bloques (mouse, teclado, impresora) Introducción

8 [ E/S ] Präsentat ion 8 Arquitectura de Computadores Objetivos del diseño de dispositivos E/S: 1. Eficiencia: -La mayoría de los dispositivos son muy lentos en comparación con la memoria y la CPU. -Se usa multiprogramación para aprovechar los tiempos de espera. -Intercambio se usa para introducir más procesos listos para la ejecución. -El principal esfuerzo en el diseño de E/S ha sido crear esquemas que mejoren su eficiencia. -El área que ha recibido más atención ha sido el disco duro, su rapidez no ha evolucionado de la misma manera que la velocidad de las CPUs y memorias. Introducción

9 [ E/S ] Präsentat ion 9 Arquitectura de Computadores Objetivos del diseño de dispositivos E/S: 2. Generalidad: -Se desea que se gestionen todos los dispositivos de una manera uniforme Así se oculta la mayoría de detalles de la E/S con en rutinas de bajo nivel, de forma que los procesos contemplen los dispositivos en términos de funciones generales (leer, escribir, abrir, cerrar, etc.) Introducción

10 [ E/S ] Präsentat ion 10 Arquitectura de Computadores Controladoras de dispositivos: Los dispositivos de E/S tienen componentes - mecánicos - electrónicos El componente electrónico se denomina: - controladora de dispositivo o - adaptador de dispositivo ( device controller) Muchas veces la controladora es capaz de manejar múltiples dispositivos idénticos. Muchas veces la controladora adopta un estándar (discos IDE o SCSI) Introducción

11 [ E/S ] Präsentat ion 11 Arquitectura de Computadores Funciones típicas de las controladoras de dispositivos: Convertir un flujo de bits en serie en un bloque de bytes Corregir errores si es posible Copiar datos a la memoria principal Introducción

12 [ E/S ] Präsentat ion 12 Arquitectura de Computadores Controladora de dispositivos: La controladora tiene registros que le sirven para comunicarse con la CPU. Al escribir: - para suministrar datos - para leer datos - encender o apagar dispositivo - etc. Al leer: - para averiguar el estado del dispositivo Además la controladora por lo general tiene un búfer. Introducción

13 [ E/S ] Präsentat ion 13 Arquitectura de Computadores Manejo de los registros: a) Espacio de E/S y de memoria aparte Introducción

14 [ E/S ] Präsentat ion 14 Arquitectura de Computadores Manejo de los registros: b) E/S con correspondencia en memoria Introducción

15 [ E/S ] Präsentat ion 15 Arquitectura de Computadores Manejo de los registros: c) híbrido Introducción

16 Präsentat ion 16 Arquitectura de Computadores [ Índice ]  5.1 Fundamentos E/S  5.2 Estructura de E/S  5.3 Almacenamiento externo  5.4 Buses  5.5 Dispositivos E/S  5.6 Introducción a las redes  5.7 Arquitecturas RAID

17 [ E/S ] Präsentat ion Interrupciones 17 Arquitectura de Computadores Existen tres técnicas para realizar la E/S: 1.E/S programada 2.E/S dirigida por interrupciones 3.E/S por acceso directo a la memoria

18 [ E/S ] Präsentat ion Interrupciones 18 Arquitectura de Computadores 1. E/S programada: El dispositivo E/S realiza la acción (no la CPU) colocando los bits necesarios en sus registros de status. No hay interrupciones. La CPU chequea los bits de status continuamente.

19 [ E/S ] Präsentat ion Interrupciones 19 Arquitectura de Computadores 2. E/S dirigida por interrupciones: La CPU es interrumpida cuando el dispositivo E/S está listo para intercambiar datos La CPU está libre entre la solicitud de datos e interrupción No hay necesidad de esperar Consume mucha CPU ya que cada byte leído/escrito pasa por la CPU desde/hacia la memoria

20 [ E/S ] Präsentat ion Interrupciones 20 Arquitectura de Computadores 2. E/S dirigida por interrupciones: Pasos que ocurren cuando un E/S terminó su tarea Bus

21 [ E/S ] Präsentat ion Interrupciones 21 Arquitectura de Computadores Interrupción precisa (definición): El contador de programa (PC) se guarda en un lugar conocido. Todas las instrucciones previas a aquella a la que apunta PC ya se ejecutaron por completo. No se ha ejecutado ninguna instrucción posterior a aquella a la que apunta PC. Se conoce (y se guarda en un lugar conocido) el estado de ejecución de la instrucción a la que apunta PC. Una interrupción que no cumple con estos requisitos es una “interrupción imprecisa” y hace muy difícil el diseño de un sistema operativo, pues se debe determinar que ha sucedido y que aún no ha sucedido cuando se interrumpe.

22 [ E/S ] Präsentat ion Interrupciones 22 Arquitectura de Computadores 3. E/S con acceso directo a memoria (DMA): Transfiere un bloque de datos directamente hacia/desde la memoria Se envía una interrupción cuando los datos fueron transferidos La CPU sólo participa al inicio y al final de la acción

23 [ E/S ] Präsentat ion Interrupciones 23 Arquitectura de Computadores 3. E/S con acceso directo a memoria: Funcionamiento de una transferencia por DMA

24 [ E/S ] Präsentat ion Interrupciones 24 Arquitectura de Computadores 3. E/S con acceso directo a memoria: DMA con un solo bus

25 [ E/S ] Präsentat ion Interrupciones 25 Arquitectura de Computadores 3. E/S con acceso directo a memoria: DMA con buses independientes

26 [ E/S ] Präsentat ion Interrupciones 26 Arquitectura de Computadores 3. E/S con acceso directo a memoria: DMA con bus E/S

27 [ E/S ] Präsentat ion 27 Arquitectura de Computadores Evolución de las funciones E/S (parte I): 1.El procesador controla directamente los dispositivos periféricos. 2.Se añade una controladora del dispositivo de E/S. La CPU utiliza E/S programada. 3.Se incorporan interrupciones. 4.La controladora recibe el control directo del DMA, se transfieren datos hacia/desde la memoria sin usar CPU. Interrupciones

28 [ E/S ] Präsentat ion 28 Arquitectura de Computadores Evolución de las funciones E/S (parte II): 5.La controladora posee un procesador separado con un conjunto de instrucciones especializadas para E/S. La CPU central le ordena al procesador de E/S la ejecución de un programa de E/S en la memoria principal. 6.La controladora E/S posee adicionalmente su propia memoria local. La controladora es un computador independiente. Interrupciones

29 [ Fundamentos ] Präsentat ion Fundamentos 29 Arquitectura de Computadores La llegada de una interrupción provoca que la CPU suspenda la ejecución de un programa e inicie la ejecución de otro programa (rutina de servicio de interrupción). Como las interrupciones pueden producirse en cualquier momento, es muy probable que se altere la secuencia de sucesos que el programador había previsto inicialmente. Es por ello que las interrupciones deber controlarse cuidadosamente.

30 [ Fundamentos ] Präsentat ion Fundamentos 30 Arquitectura de Computadores Etapas seguidas ante una interrupción en un sistema dotado de “vectorización”: 1.- El dispositivo envía la solicitud de interrupción mediante la línea INTR (interrupt request). El procesador termina la ejecución de la instrucción en curso y analiza la línea de petición de interrupción, INTR. Si esta línea no está activada continuará normalmente con la ejecución de la siguiente instrucción, en caso contrario se pasa a la etapa siguiente.

31 [ Fundamentos ] Präsentat ion Fundamentos 31 Arquitectura de Computadores 2.- La CPU reconoce la interrupción, para informar al dispositivo de ello, activa la línea de reconocimiento de interrupción, INTA (interrupt acknowledge). 3.- El dispositivo que reciba la señal INTA envía el código de interrupción por el bus de datos. 4.- La CPU calcula la dirección de memoria donde se encuentra la rutina de servicio de interrupción (vector de interrupción).

32 [ Fundamentos ] Präsentat ion Fundamentos 32 Arquitectura de Computadores 5.- El estado del procesador, y en particular el contador de programa, se salva en la pila de la misma forma que en una llamada a procedimiento. La dirección de la rutina de servicio de interrupción se carga en el contador de programa, con lo que se pasa el control a la citada rutina. La ejecución continúa hasta que el procesador encuentre la instrucción de retorno de interrupción. 6.- Cuando se encuentre la instrucción de retorno de interrupción se restaura el estado del procesador, en especial el contador de programa, y se devuelve el control al programa interrumpido.

33 [ Fundamentos ] Präsentat ion Fundamentos 33 Arquitectura de Computadores Normalmente la primera instrucción de la rutina de servicio tendrá como fin desactivar las interrupciones para impedir el anidamiento, por otra parte, antes de devolver el control al programa interrumpido se volverán a habilitar si es necesario.

34 Präsentat ion 34 Arquitectura de Computadores [ Índice ]  5.1 Fundamentos E/S  5.2 Estructura de E/S  5.3 Almacenamiento externo  5.4 Buses  5.5 Dispositivos E/S  5.6 Introducción a las redes  5.7 Arquitecturas RAID

35 [ Estructura ] Präsentat ion Introducción 35 Arquitectura de Computadores CPU Dispositivo I/O Controladora

36 [ Estructura ] Präsentat ion Introducción 36 Arquitectura de Computadores Dispositivo I/O

37 [ Estructura ] Präsentat ion Introducción 37 Arquitectura de Computadores Controladora

38 [ Estructura ] Präsentat ion Reconocimiento 38 Arquitectura de Computadores CPU I/ORAM Bus de direcciones Bus de datos CE A0 A11 D0 D7 D0 D7 A0 A12 WR RD MREQ decoder ROM CE INTA INTR

39 [ Estructura ] Präsentat ion Reconocimiento 39 Arquitectura de Computadores CPU I/ORAM Bus de direcciones Bus de datos CE A0 A11 D0 D7 D0 D7 A0 A12 WR RD MREQ decoder ROM CE 1. El dispositivo I/O solicita atención (envía una señal de INT). INTA INTR

40 [ Estructura ] Präsentat ion Reconocimiento 40 Arquitectura de Computadores CPU I/ORAM Bus de direcciones Bus de datos CE A0 A11 D0 D7 D0 D7 A0 A12 WR RD MREQ decoder ROM CE 1.El dispositivo I/O solicita atención (envía una señal de INT). 2.La CPU termina su instrucción y reconoce interrupción. INTA INTR

41 [ Estructura ] Präsentat ion Reconocimiento 41 Arquitectura de Computadores CPU I/ORAM Bus de direcciones Bus de datos CE A0 A11 D0 D7 D0 D7 A0 A12 WR RD MREQ decoder ROM CE 1.El dispositivo I/O solicita atención (envía una señal de INT). 2.La CPU termina su instrucción y reconoce interrupción. 3.El dispositivo I/O envía un dato D por el bus de datos.  Dato D INTA INTR

42 [ Estructura ] Präsentat ion Reconocimiento 42 Arquitectura de Computadores CPU I/ORAM Bus de direcciones Bus de datos CE A0 A11 D0 D7 D0 D7 A0 A12 WR RD MREQ decoder ROM CE 1.El dispositivo I/O solicita atención (envía una señal de INT). 2.La CPU termina su instrucción y reconoce interrupción. 3.El dispositivo I/O envía un dato D por el bus de datos. 4.La CPU forma una dirección X a partir del dato D, i.e. X=f(D), y ejecuta la rutina indicada.  Dirección X INTA INTR

43 [ Estructura ] Präsentat ion Reconocimiento 43 Arquitectura de Computadores Dirección X 5. Se ejecuta la rutina de atención. 6. Al final se regresa al programa inicial.

44 [ Estructura ] Präsentat ion Interrupción por vectores 44 Arquitectura de Computadores Vector de interrupciones: Un forma de obtener X a partir de D es mediante una tabla, denominada “vector de interrupciones”. En alguna parte de la memoria se encuentra el vector de interrupciones. Los elementos de este vector contienen las direcciones, o códigos para llegara a las direcciones, de atención a las rutinas de interrupción.

45 [ Estructura ] Präsentat ion 45 Arquitectura de Computadores Ejemplo (Interrupción de un teclado): 1.El teclado envía en el bus de datos el byte D=09h. 2.La CPU forma la dirección V a partir de D, en este caso V = 0009h, de esta manera lee en la dirección 0009h y 0000Ah de su memoria un dato X. Supongamos que esos datos son 12h y 03h (X = 1203h) 3.Este dato X es la nueva dirección de memoria, en la que se encuentra la rutina de atención a la interrupción, es decir PC  1203h. 4.La CPU ejecuta el programa a partir de la posición PC. Esta rutina lee la tecla presionada en el teclado. 5.La CPU termina de ejecutar la rutina de interrupción y vuelve al programa original. Interrupción por vectores

46 [ Estructura ] Präsentat ion 46 Arquitectura de Computadores ¿Qué pasa si el computador tiene varios dispositivos I/O que pueden interrumpir? Múltiples interrupciones

47 [ Estructura ] Präsentat ion 47 Arquitectura de Computadores ¿Qué pasa si el computador tiene varios dispositivos I/O que pueden interrumpir? 1. La CPU debería tener una entrada INTR y una salida INTA por cada dispositivo. 2. Consulta mediante software. 3. Conexión en cadena. 4. Arbitraje del bus. Múltiples interrupciones

48 [ Estructura ] Präsentat ion 48 Arquitectura de Computadores 1. CPU con varios INTR/INTA Múltiples interrupciones INTR1 INTA1 INTR2 INT2 INTRn INTAn I/O 1 I/O 2I/O n CPU

49 [ Estructura ] Präsentat ion 49 Arquitectura de Computadores 2. Consulta mediante software Cuando la CPU detecta una interrupción se ejecuta una rutina general de servicio de interrupción que se encarga de consultar a cada módulo I/O para determinar en módulo que ha provocado la interrupción. Esto, generalmente se hace leyendo los registros de estatus de los dispositivos. El orden en que se pregunta implica el orden de jerarquía. Múltiples interrupciones

50 [ Estructura ] Präsentat ion 50 Arquitectura de Computadores 3. Conexión en cadena Múltiples interrupciones I/O 1 I/O 2I/O n CPU INTR INTA

51 [ Estructura ] Präsentat ion 51 Arquitectura de Computadores 4. Arbitraje de bus El módulo I/O debe disponer del control del bus antes de poder activar la línea de petición de interrupción. Así, sólo un módulo puede activar la línea en un instante. Cuando la CPU detecta la interrupción, responde mediante la línea de reconocimiento de interrupción. Después el módulo que solicitó la interrupción sitúa el vector D en las líneas de datos. Múltiples interrupciones

52 Präsentat ion 52 Arquitectura de Computadores [ Índice ]  5.1 Fundamentos E/S  5.2 Estructura de E/S  5.3 Almacenamiento externo  5.4 Buses  5.5 Dispositivos E/S  5.6 Introducción a las redes  5.7 Arquitecturas RAID

53

54 [ E/S ] Präsentat ion IBM Ultrastar 36ZX Discos 54 Arquitectura de Computadores

55 [ E/S ] Präsentat ion Componentes de un disco duro Discos 55 Arquitectura de Computadores

56 [ E/S ] Präsentat ion Constitución de un disco Discos 56 Arquitectura de Computadores

57 [ E/S ] Präsentat ion Lectura: El flujo magnético del disco se transforma en corriente eléctrica sobre la bobina del cabezal. Escritura: La corriente que circula por la bobina provoca un flujo magnético sobre el núcleo y por lo tanto sobre la superficie del disco. El sentido de la corriente ↔ dirección de magnetización. El nucleo ferromagnético posee una separación llamada gap que permite que el flujo electromagnético se propage hasta la superficie de grabación. Podemos hacernos una idea de su tamaño: Gap ≤ 40 µm. Discos 57 Arquitectura de Computadores

58 [ E/S ] Präsentat ion Escritura/lectura en un disco magnético Discos 58 Arquitectura de Computadores

59 [ E/S ] Präsentat ion Discos Medio de grabación Sustrato: Suelen ser de alumnio ya que debe cumplir varios requisitos: Debe tener un bajo coeficiente de dilatación, pues la fuerza centrífuga de la rotación podría deformar el soporte difucultando la lectura y escritura. La superficie debe ser muy lisa. Superficie magnetizable: Se trata de una capa de material magnético y por tanto susceptible a los campos electromagnéticos. En general se utilizan dos tipos de capas: óxido y película delgada. 59 Arquitectura de Computadores

60 [ E/S ] Präsentat ion Discos Cabezas (Heads): Realizan la lectura física de cada superficie del disco. Hay tantas cabezas como superficies útiles. En principio, dos cabezas por cada disco Las cabezas se mueven a la vez, pues están unidas al mismo brazo. Un multiplexor se encarga de conmutar la lectura/escritura entre una u otra cabeza. 60 Arquitectura de Computadores

61 [ E/S ] Präsentat ion Discos Pistas (Tracks) Cada una de las lineas concéntricas en que se divide la superficie de un disco. Una pista es un anillo circular sobre un lado del disco. Cada pista tiene un número. El diagrama muestra 3 pistas. 61 Arquitectura de Computadores

62 [ E/S ] Präsentat ion Discos Sectores Se llama sector de un disco, una parte en forma de cuña del mismo. Cada sector está numerado. En un disquete de 5 1/4” hay 40 pistas con 9 sectores cada una. En un disquete de 3 1/2” hay 80 pistas con 9 sectores cada una. De manera que, en un disquete de 3 1/2” hay el doble de lugares que en un disquete de 5¼” 62 Arquitectura de Computadores

63 [ E/S ] Präsentat ion Discos Sector de pista es el área de intersección entre una pista y un sector. (área amarilla) 63 Arquitectura de Computadores

64 [ E/S ] Präsentat ion Discos Bloque (Clusters) Un cluster es un conjunto de sectores de pista, desde 2 a 32 o más, dependiendo del esquema de formateo que se use. El esquema más común para PC determina la cantidad de sectores de pista por cada cluster sobre la base de la capacidad del disco. Un disco rígido de 1.2 gigabytes tendrá el doble de clusters que un disco rígido de 500 MB. 64 Arquitectura de Computadores

65 [ E/S ] Präsentat ion Discos Cilindro (Cylinder) Pistas de todos los platos que equidistan del eje. Es decir, pistas a las que acceden las cabezas cuando el brazo no se mueve. 65 Arquitectura de Computadores

66 [ E/S ] Präsentat ion Discos Ejemplo: Parámetros de un disquete de 3’5 pulgadas,1’44MBytes: - 80 Cylinders, 2 Heads, 512 Bytes/Sector, 18 Sectors/Track - Multiplicando: 80 x 2 x 18 x 512 = 1.474.560 bytes 66 Arquitectura de Computadores

67 [ E/S ] Präsentat ion Disposición de datos en un disco Discos 67 Arquitectura de Computadores

68 [ E/S ] Präsentat ion Componentes de una unidad de Disco Discos 68 Arquitectura de Computadores

69 [ E/S ] Präsentat ion Componentes de una unidad de Disco Discos 69 Arquitectura de Computadores

70 [ E/S ] Präsentat ion Discos El procedimiento para leer/escribir datos en un disco duro tiene 4 pasos: 1. Búsqueda 2. Rotación 3. Ubicación 4. Transferencia de datos Ver animación aquí: http://www.jegsworks.com/Lessons-sp/lesson6/lesson6-5.htm 70 Arquitectura de Computadores

71 [ E/S ] Präsentat ion Discos Características físicas de los sistemas de disco: Movimiento de cabeza:cabeza fija (una por pista) cabeza móvil (una por superficie) Portabilidad del disco:disco no extraíble disco extraíble Caras:simple cara doble cara Platos:un solo plato múltiples platos Mecanismo de las cabezas:contacto (flexible) hueco fijo hueco aerodinámico (Winchester) 71 Arquitectura de Computadores

72 Präsentat ion 72 Arquitectura de Computadores [ Índice ]  5.1 Fundamentos E/S  5.2 Estructura de E/S  5.3 Almacenamiento externo  5.4 Buses  5.5 Dispositivos E/S  5.6 Introducción a las redes  5.7 Arquitecturas RAID

73 [ E/S ] Präsentat ion Disco duro 73 Arquitectura de Computadores Lectura/escritura en un medio magnético

74 [ E/S ] Präsentat ion CD 74 Arquitectura de Computadores Lectura en un CD

75 [ E/S ] Präsentat ion CD Audio Duración 100 años Información grabada en forma de espiral (son 22.188 revoluciones, 5.6km) Diámetro 12cm,  r utilizable 3.25cm Espesor 1.2 mm Velocidad angular variable Velocidad lineal constante 1.2m/s Los bits se guardan como pits (fosos) y lands (llanos) que se imprimen en un proceso fotográfico usando una película. Capacidad alrededor de 74 min. CD-Audio 75 Arquitectura de Computadores

76 [ E/S ] Präsentat ion CD-Audio 76 Arquitectura de Computadores

77 [ E/S ] Präsentat ion CD ROM (read only memory) Diseñados para guardar información. Parecido al CD Audio, sin embargo posee un mayor número de bits de control para corregir errores (ya que los datos no se pueden perder, en cambio si se pierde un poco de audio el cerebro puede reconstruirlo). La capacidad es del orden de los 750 MB. CD-ROM 77 Arquitectura de Computadores

78 [ E/S ] Präsentat ion Formato del CD ROM CD-ROM 78 Arquitectura de Computadores

79 [ E/S ] Präsentat ion CD R (recordable) CD que puede ser grabado una vez. Presenta elementos químicos transparentes que estallan al ser iluminados con un láser de alta potencia. Al estallar se produce un fenómeno parecido a una mancha provocada por una tinta. Este principio se usa para producir los fosos, sino se hace estallar nada corresponde a un llano. Un láser de menor potencia es usado para leer el CD. Para un usuario es como si fuera un CD-ROM, sin embargo el proceso de elaboración es distinto. CD-R 79 Arquitectura de Computadores

80 [ E/S ] Präsentat ion CD RW (rewriteble) CD que puede ser grabado y borrado varias veces. Tiene varias capas químicas con aleaciones con dos estados estables: cristalino:superficie lisa (buena reflexión) amorfo:las moléculas presentan una orientación aleatoria (reflexión pobre) Un láser de alta potencia  amorfo  fosa Un láser de potencia media  cristalino  llano Un láser de potencia baja se usa para leer. Se puede borrar entre 500 mil y 1 millón de veces. La escritura es más lenta que el CD-R. CD-RW 80 Arquitectura de Computadores

81 [ E/S ] Präsentat ion DVD (digital video disk, digital versatil disk) Es el mismo principio de los CDs pero con fosos más pequeños, espirales más apretadas y un láser más delgado. Pueden ser de una/dos capas, una/dos caras: LadosCapasCapacidad 1 1 4.7 GB 1 2 8.5 GB 2 1 9.4 GB 2 2 17 GB DVD 81 Arquitectura de Computadores

82 [ E/S ] Präsentat ion DVD (digital video disk, digital versatil disk) Ya existen en el mercado DVD-R. En un futuro muy cercano todos los PCs contarán con grabadores DVD. Para películas existen regiones definidas por Hollywood con el fin de controlar el mercado (POR SUERTE LOS DISCOS DUROS NO HAN SIDO ESTANDARIZADOS POR Hollywood!!) DVD 82 Arquitectura de Computadores

83 [ E/S ] Präsentat ion CD vs. DVD 83 Arquitectura de Computadores CD DVD

84 [ E/S ] Präsentat ion Discos magneto-ópticos (MO) El medio de grabación es magnético, funciona con distintas polarizaciones. La polaridad se cambia a altas temperaturas. El láser calienta el medio y una vez caliente se aplica el campo magnético para cambiar la polaridad. La lectura es puramente óptica. La dirección del magnetismo se puede detectar por un haz de luz láser polarizada de menor intensidad. Mayor longevidad que CD-RW. MO es mas económico que disco duro. MO 84 Arquitectura de Computadores

85 Präsentat ion 85 Arquitectura de Computadores [ Índice ]  5.1 Fundamentos E/S  5.2 Estructura de E/S  5.3 Almacenamiento externo  5.4 Buses  5.5 Dispositivos E/S  5.6 Introducción a las redes  5.7 Arquitecturas RAID