Memorias – Introducción

Presentación del tema: "Memorias – Introducción"— Transcripción de la presentación:

1 Memorias – Introducción
Unidad de Memoria: Conjunto de elementos capaces de almacenar el valor de una variable binaria, agrupados de manera que sólo es posible leer o modificar en forma simultánea los contenidos de un número reducido de ellos. Unidad de agrupamiento: Palabra (byte) de n1 bits Cantidad de palabras por Unidad de Memoria: m Capacidad: Cantidad de información almacenable en la Unidad de Memoria = N (bits) N = m x n1 Cantidad de variables de dirección (posición): n2 m = 2n2 K = 210 (1.024) (~ 103) Unidades M = 220 ( ) (~ 106) N = 2n2 x n1 G = 230 ( ) (~ 109)

2 Memorias – Clasificación
Forma de acceder a la información Tecnología de los elementos de memoria Estructura interna Acceso directo Asociativa Acceso secuencial Elementos volátiles Elementos no volátiles Estructura aleatoria Estructura serie Programables por usuario (PROM) Programables por máscara (ROM) Reprogramables MOS de puerta flotante Ferroeléctricos Bit a bit Posición a posición Elementos estáticos Elementos dinámicos Escritura y lectura no simultáneas Borrables por rayos ultravioletas (EPROM) Fusibles Escritura y lectura simultáneas Antifusibles Borrables eléctricamente por efecto túnel (EEPROM) Borrables eléctricamente por ancho de aislante reducido (FLASH) Acceso múltiple

3 Memorias – Celdas RAM estáticas
TTL CMOS VCC VDD R R T3 T4 Q T5 T6 Q’ T1 T2 L1 T1 T2 Salida de información L2 E1 E2 Selección I Selección I’ I I’ L/E’ Entrada de información

4 Memorias – Celdas MOS RAM dinámicas
Entrada de información Lectura Salida de información VDD I I’ Selección T1 T2 T3 T4 T5 T6 T2 Escritura T3 T1 T3 T4 C C1 C2 A Control Amplificador de regrabado DRAM 3T Línea de bit Línea de palabra DRAM 4T T C DRAM 1T

5 Control de Lectura / Escritura
Memorias RAM – Organización 2D H Posición 0 H D W H D W H D W R’/W D H bit n1 bit 1 bit 0 • • • R’/W • • • D Posición 1 R’/W D H bit n1 bit 1 bit 0 • • • DECODIFICADOR 2n2―1 1 n2 Direcciones • • • Nc = 2n2 + n1 + 1 Posición 2n2―1 R’/W D H bit n1 bit 1 bit 0 n1 Datos Control de Lectura / Escritura

6 Control de Lectura / Escritura
Memorias RAM – Organización 3D H1 H2 Posición 0 R’/W D bit n1 bit 1 bit 0 H2 H1 H2 D W H1 D W H2 H1 D W H2 H1 • • • R’/W n1 • • • D Posición 1 R’/W D bit n1 bit 1 bit 0 H2 H1 • • • DECODIFICADOR 1 n2/2 2(n2/2)―1 • • • Nc = X + Y + n1 + 1 Posición 2(n2/2) –1 R’/W D bit n1 bit 1 bit 0 H2 H1 Direcciones mínimo para: Posición 2(n2/2) R’/W D bit n1 bit 1 bit 0 H2 H1 • • • DECODIFICADOR 1 n2/2 2(n2/2)―1 X = Y = 2(n2) / 2 • • • Posición 2n2 –1 R’/W D bit n1 bit 1 bit 0 H2 H1 Control de Lectura / Escritura Datos

7 Control de Lectura / Escritura
Memorias RAM – Organización 2 ½ D Posición 0 Posición 1 Posición 2(n2/2) –1 • • • DECODIFICADOR 1 n2/2 2(n2/2)―1 • • • D H bit n1 bit 1 bit 0 Direcciones MULTIPLEXOR 1 2(n2/2)―1 n1 n2/2 • • • • • • DEMULTIPLEXOR 1 2(n2/2)―1 n1 H’ H n1 Control de Lectura / Escritura n1 Posición 2(n2/2) Datos (salida) n1 Posición 2n2 –1 Datos (entrada)

8 Memorias – Estructura serie
bit n1 bit 1 bit 0 Posición 1 Posición 0 bit n1 bit 1 bit 0 Posición 2n2 –1 bit n1 bit 1 bit 0 E S Posición 2n2 –1 bit n1 bit 1 bit 0 Bit a bit bit n1 bit 1 bit 0 Posición 1 E S Memoria Serie 1 Posición 0 bit n1 bit 1 bit 0 Desplazamiento E S • • • Posición a posición E S Memoria Serie n1 Desplazamiento

9 Memorias de acceso secuencial – FIFO

10 Memorias de acceso secuencial – LIFO

11 Memorias asociativas (CAM)
Control de Lectura / Escritura n2 bits n1 bits H2 H1 Posición 0 COMPARADOR n1 n2 IE n2 bits n1 bits H2 H1 Posición 1 COMPARADOR n1 n2 • • • DECODIFICADOR 2n―1 1 n Direcciones n2 n1 Salida de Datos Entrada de Datos • • • n2 bits n1 bits H2 H1 Posición 2n―1 COMPARADOR n1 n2 IE CL/E Operación 0 0 Lectura asociativa 0 1 Escritura asociativa 1 0 Inhibición 1 1 Escritura aleatoria

12 Memorias RAM – 61C64