A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 1F.F. LINERA ARQUITECTURA BASICA. CARACTERISTICA.

Presentación del tema: "A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 1F.F. LINERA ARQUITECTURA BASICA. CARACTERISTICA."— Transcripción de la presentación:

1 A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 1F.F. LINERA ARQUITECTURA BASICA. CARACTERISTICA RISC. El buen comportamiento de los microcontroladores PIC puede atribuirse a una serie de características estructurales que se encuentran comúnmente en microprocesadores RISC. Estas son: ARQUITECTURA HARVARD FORMATO DE INSTRUCCIONES EN UNA SOLA PALABRA LARGA EJECUCION DE INSTRUCCIONES EN UN SOLO CICLO (SALVO SALTOS) ENTUBADO (PIPELINING) DE INSTRUCCIONES NUMERO DE INSTRUCCIONES REDUCIDO ARQUITECTURA DE FICHERO DE REGISTROS INSTRUCCIONES ORTOGONALES

2 A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 2F.F. LINERA ARQUITECTURA HARVARD La arquitectura Harvard tiene memoria de programa y memoria de datos separadas y se accede a ellas a través de buses separados. El tiempo de acceso se mejora respecto a la arquitectura von Neumann donde programa y datos se traen a la CPU usando el mismo bus.

3 A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 3F.F. LINERA Von Neumann: Acceso (o varios accesos) a memoria para traer la instrucción. Si esta instrucción maneja datos de memoria, se debe realizar otro(s) acceso(s) para traer, operar y volver a almacenar los datos. El bus se congestiona con tanto acceso. HARVARD: La instrucción se trae a la CPU en un solo acceso a la memoria de programa. Mientras tanto el bus de datos está libre y puede accederse a través de él a los datos que se necesitan para ejecutar la instrucción de programa anterior a la que se esta trayendo de memoria de programa en ese momento. ARQUITECTURA HARVARD

4 A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 4F.F. LINERA FORMATO DE INSTRUCCIONES EN UNA SOLA PALABRA LARGA Al tener 2 buses separados, el bus de instrucciones es mas ancho (14 bits) que el bus de datos (8 bits). Esto permite que las instrucciones se codifiquen en palabras de más de 8 bits. Concretamente, la codificación se realiza sobre 14 bits acorde a los requisitos de la arquitectura. A su vez, al codificarse en una sola palabra de 14 bits, cada instrucción se trae a la CPU en un único ciclo de instrucción T CY (equivalente a 4 ciclos de reloj). En la arquitectura von Neumann se necesitan habitualmente varios paquetes de 8 bits para codificar una instrucción. Así, por ejemplo, un microcontrolador con 4 Kbytes de memoria de programa podría almacenar 2K instrucciones aproximadamente (a una media de 2 bytes por instrucción, aunque depende de la aplicación)

5 A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 5F.F. LINERA EJECUCION DE INSTRUCCIONES EN UN SOLO CICLO (SALVO SALTOS) Al disponer de un bus de memoria de programa de 14 bits, la instrucción se trae a la CPU en un solo ciclo de instrucción (T CY ). Esta instrucción contiene toda la información requerida y se ejecuta en un solo ciclo. Un ciclo de instrucción T CY consiste en 4 ciclos de reloj o cilos Q (Q1, Q2, Q3 y Q4). Durante el ciclo de ejecución de la instrucción el proceso es el siguiente: La instrucción traida durante el ciclo de instrucción anterior se latchea al registro de instrucciones (IR) durante el ciclo Q1. La instrucción es decodificada y ejecutada durante los ciclos Q2, Q3 y Q4. Si la instrucción conlleva un acceso a la memoria de datos para lectura, este acceso se realiza durante el ciclo Q2. Si la instrucción conlleva un acceso a la memoria de datos para escritura, este acceso se realiza durante el ciclo Q4.

6 A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 6F.F. LINERA EJECUCION DE INSTRUCCIONES EN UN SOLO CICLO (SALVO SALTOS) Pudiera haber un ciclo de instrucción de retardo si el resultado de ejecutar la instrucción anterior modifica el contenido del Contador de Programa (Ej: GOTO ó CALL). Esto implica suspender el entubado (pipelining) de las instrucciones durante un ciclo para que la instrucción a donde se salta se traiga a la CPU.

7 A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 7F.F. LINERA ENTUBADO (PIPELINING) DE INSTRUCCIONES El entubado de instrucciones consiste en 2 etapas: En una primera etapa, la instrucción es traída a la CPU. Esto lleva un ciclo de instrucción T CY. En la segunda etapa se ejecuta la instrucción. Esto lleva otro T CY.. No obstante, debido al solapamiento de traer la instrucción actual y ejecución de la instrucción previa, una instrucción se trae y otra se ejecuta cada T CY.

8 A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 8F.F. LINERA NUMERO DE INSTRUCCIONES REDUCIDO Cuando el juego de instrucciones está bien diseñado y tiene características de ortogonalidad, el conjunto de instrucciones requerido para realizar todas las tareas es reducido y se aprende rapidamente. ARQUITECTURA DE FICHERO DE REGISTROS Todos los registros de funciones especiales asociados a los diferentes módulos que incorpora el microcontrolador (Ej: PORTB, TRISB), incluyendo el contador de programa, están mapeados en la memoria de datos junto con el resto de registros que podemos asociar a las diferentes variables de nuestro programa. Además todos estos registros pueden direccionarse usando el modo de direccionamiento directo o indirecto.

9 A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 9F.F. LINERA INSTRUCCIONES ORTOGONALES (SIMÉTRICAS) La ortogonalidad de las instrucciones hace que sea posible realizar cualquier operación sobre cualquier registro utilizando cualquier modo de direccionamiento. La naturaleza simétrica y la falta de instrucciones especiales hace que la programación sea simple y eficiente. Además, la curva de aprendizaje se ve reducido. El conjunto de instrucciones de los PIC16 solo utiliza dos instrucciones no orientadas a registros. Son las instrucciones SLEEP y CLRWDT que están relacionadas con características especiales de la CPU. (ver lección 16 para más detalle sobre el formato de las instrucciones)