? INTERRUCCIONES Y BUSES Interrupciones Buses

Presentación del tema: "? INTERRUCCIONES Y BUSES Interrupciones Buses"— Transcripción de la presentación:

1 ? INTERRUCCIONES Y BUSES Interrupciones Buses
REPUBLICA BOLIVARIANA DE VENEZUELA UNIVERSIDAD VALLE DEL MOMBOY FACULTAD DE INGENIERIA MATERIA ARQUITECTURA DEL COMPUTADOR PROFESOR: IVAN PEREZ INTERRUCCIONES Y BUSES Interrupciones Buses ? INTEGRANTES: Manuel Rodríguez Raúl Materan Yonmar Villareal Jose Gonzalez

2 Interrupción enmascarable(no)
Interrupciones Interrupciones Síncronas(provocadas por una ejecución instrucciones de programa en el CPU ) Interrupciones fallo Programa Interrupciones internas Interrupciones Asíncronas(provocadas por agentes externos) Interrupción externa Interrupción fallo Maquina Interrupción enmascarable(no) Las interrupciones proporcionan una forma de mejorar la eficiencia del procesador PSW(registro contienen información estado programa)

3 Interrupciones requeridas por hardware y software
Interrupciones requerida por software para interactuar con periférico Interrupciones requeridas por hardware Primeras 16 interrupciones, primeros 64 bytes de la memoria RAM direcciones apuntan bloque instrucciones Jerarquizadas de mayor importancia

4 Diagrama de estado de ciclo de instrucción con interrupción

5 Diferencia de flujo de control sin y con interrupciones
El programa lleva cabo series de llamada escribir intercaladas con el procesamiento 1-3 son secuencias instrucciones no implican E/S Secuencias instrucciones para la operación concreta E/S Completar operación , indicar el éxito fracaso a)Sin interrupciones b)Interrupciones espera e/s corta c)Interrupciones espera e/s larga

6 Manejo de interrupciones
Existen una gran variedad de motivos para constituirse una UTE ya sean motivos económicos, técnicos o organizativos  (limite máximo de 25 años, obras publicas 50 años) CPU Controladores Dispositivos

7 Prioridades de interrupciones
Mecanismo para el tratamiento de interrupciones Prioridades de interrupciones La ocurrencia de varias interrupciones , establecer mecanismo que atiendan interrupciones en un determinado orden Dos interrupciones consecutivas : no se puede enmascarar la segunda si tiene mayor importancia

8 Cuando no existían las interrupciones
Cuando no existían interrupciones, era el procesador el que tenía que estar continuamente comprobando el estado del dispositivo cuando lo necesitaba. Todo ese tiempo que el procesador estaba sondeando el estado de los dispositivos era tiempo que no se podía dedicar a otros procesos, lo que significa esto una afectación al rendimiento. Por todo ello se. pensó que lo mejor era que existiera una línea especial entre el procesador y los dispositivos, por la que los dispositivos indicaban al procesador que ya estaban listos. Procesador

9 Buses Es un sistema digital que transfiere datos entre los componentes de una computadora o entre varias computadoras. Existen una gran variedad de motivos para constituirse una UTE ya sean motivos económicos, técnicos o organizativos  (limite máximo de 25 años, obras publicas 50 años) Estructuras de interconexión Memoria a CPU CPU a Memoria E/S a CPU CPU a E/S Memoria a E/S Ejemplo simple de función del bus

10 Interconexión con buses
En muchos casos un bus esta constituido por uno o por varios caminos de comunicación o líneas Las estructuras de interconexión mas comunes dentro de un computador están basadas en el uso de uno o mas buses

11 Estructura del bus Líneas de control típicas: Escritura en memoria Escritura en E/S Lectura E/S Transferencia reconocida Petición de bus Cesión de bus Petición de interrupción Interrupción reconocida Reloj Inicio El bus de sistema esta constituido usualmente entre 50 y 100 líneas, cada línea se le asigna una función particular (Datos, Direccion, Control)

12 Jerarquías de buses múltiples
Si se conecta un gran numero de dispositivos al bus , las prestaciones pueden disminuir. ¿Cuales son las causas? Existen una gran variedad de motivos para constituirse una UTE ya sean motivos económicos, técnicos o organizativos  (limite máximo de 25 años, obras publicas 50 años) A mas dispositivos mayor el retardo de propagación. El bus puede convertirse en cuello de botella Arquitectura de bus tradicional

13 Jerarquías de buses múltiples
Existen una gran variedad de motivos para constituirse una UTE ya sean motivos económicos, técnicos o organizativos  (limite máximo de 25 años, obras publicas 50 años) Arquitectura de bus altas prestaciones

14 Elementos de diseño de un bus
Tipos de buses Dedicadas, multiplexadas. Método de arbitraje Centralizados, distribuidos. Temporización Coordina eventos del bus. Anchura de un bus Mayor la anchura de bus mayor el numero de bits que transmite. Tipos de transferencia de datos Temporalización síncrona y asíncrona

15 Bus PCI Interconexión de componentes periféricos
El estándar actual permite hasta 64 líneas de datos de 33 MHz Velocidad de transferencia de 264 MB/S o Gbps Diseñado para permitir variedad de configuraciones basadas en microprocesadores (tanto 1 o varios procesadores) Utiliza temporización síncrona y esquema de arbitraje centralizado. El PCI proporciona mejores prestaciones para los subsistemas de E/S de alta velocidad (adaptadores de de pantalla grafica, controladores de red, controladores de disco)

16

17 Arbitraje de PCI Representación grafica
Utiliza un esquema de arbitraje centralizado síncrono en el que cada maestro tiene una única señal REQ y cesión GNT del bus REQ: indica al arbitro que el dispositivo correspondiente solicita utilizar el bus. GNT: indica al dispositivo que el arbitro le a cedido el acceso al bus. Representación grafica

18 Arbitraje de PCI Ejemplo de arbitraje

19 Ancho de Banda El ancho de banda a menudo se utiliza como sinónimo para la tasa de transferencia de datos la cantidad de datos que se puedan llevar de un punto a otro en un período dado (generalmente un segundo). Esta clase de ancho de banda se expresa generalmente en bits (de datos) por segundo (bps). En ocasiones, se expresa como bytes por segundo (Bps).

20 Ancho de Banda El teorema establece la capacidad del canal de Shannon, una cota superior que establece la máxima cantidad de datos digitales que pueden ser transmitidos sin error

21 Fin de la presentación