Módulo Serial Asicrónico SCI (Serial Communications Interface Module)

Slides:



Advertisements
Presentaciones similares
Introducción Principios del Software E/S Principios del Hardware E/S
Advertisements

MEJOR COMUNICACIÓN, ALTA EFICIENCIA, MEJOR DISTRIBUCIÓN DE LOS DATOS
Procesador El sistema computador se centra en un procesador Aparece la Entrada /Salida Pero un procesador es una piedra si no se comunica con el exterior.
Puerto Serie: La norma RS-232C
Control del Enlace de Datos
Telecomunicaciones Calificación Final. Primer parcial 30%
El Mouse Desarrollado en los años 60 s por Douglas Engelbart. La idea es facilitar la interfaz hombre máquina, aprovechando un dispositivo puntero en modo.
ARQUITECTURA DE COMPUTADORAS
Integrantes Carlos Junior Salinas Rivera (ILHUICOATL). Comunidad: coatl (serpiente).
INTERFAZ DE COMUNICACIONES DEL uC PIC 18F8520 USART
RESUMEN: Softmicro de 8 bits Xilinx
Comunicación serie (SCI) Y Teclado Práctica 5 CDM Autores: Jorge Osio 31/05/2014.
OBJETIVOS Diseñar y construir una tarjeta basada en microcontroladores, capaz de ser reprogramada sin utilizar un grabador especial de los varios que hay.
Diagrama de Bloques del Sistema de Adquisición.
COMUNICACIÓN SERIAL Javier Garcia Ramos.
Transmisión Asíncrona
Programación básica de la interfase RS232 C
SD card en modo SPI Pablo Irrera Condines Ayudante de TP
Introducción a los MCU´s de Motorola
Entrada / salida digital con ccs
Vista General del Funcionamiento del Computador y sus Interconexiones
Registros y Contadores
Sobre Ratones.
Técnicas Digitales III Familia DSP56F801 Universidad Tecnológica Nacional Facultad Regional San Nicolás.
Operación de Micros e Interfaces
TECNICAS DE DETECCIÓN DE ERROR
Placa de expansión para Comunicaciones C ommunication B oard T ask F orce.
HAMING ALVARO CISNEROS.
2da. Parte Capítulos 5-12: Transmisión de Paquetes
ENLACE RADIO BIDIRECCIONAL
Central analógica direccionable configurable en red
TIMER 1 El módulo TIMER1 así como el TIMER0 es un temporizador/contador con las siguientes características. Trabaja con 16 bits (con 2 registros de 8 bits:TMR1H.
CONTROL REMOTO SEGURO Álvaro Bravo Mercado Domingo Devotto Nelson Figueroa.
Bus I2C Bus serie síncrono. (+-) SDA: datos SLC: reloj kbits/s (pero también kbits/s y 3.4Mbits/s)
Transmisión Serial de Datos en Sistemas de Instrumentos Digitales Ing. Juan Vizcaya LABORATORIO DE INSTRUMENTACION Y CONTROL U.N.E.T.
el transmisor y el receptor están sincronizados con el mismo reloj. El receptor recibe continuamente (incluso hasta cuando no hay transmisión de bits)
Microprocesador (80X86) Universidad Nacional de Ingeniería
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Timer 3 Presentan: Fernando piñal moctezuma Tecilli tapia Tlatelpa BENEMÉRITA UNIVERSIDAD AUTÓNOMA DE PUEBLA FACULTAD DE CIENCIAS DE LA ELECTRÓNICA SISTEMAS.
Lenguaje Ensamblador Pic 16F84A.
I2C (Inter-Integrated Circuit) (Modo Maestro-Esclavo )

MICROCONTROLADORES COMPATIBLES CON 8XC51
 En computación es un conjunto de líneas de señal que el microprocesador o CPU utilizan para intercambiar datos con otros componentes como teclados,
Modulator/Demodulator
PROYECTO CON EL MICROCONTROLADOR PIC 16F84A
Módulo LCD Controlador HD44780.
Teoría de Sistemas Operativos I/O
Sistemas de E/S, Programada por Interrupciones su Gestión
Sesión 09: TIMER como base de tiempo.
Tema 4: El microcontrolador PIC16F876
Sesión 07: Interrupciones. 2009/1 Circuitos Digitales III 2010/1 Circuitos Digitales III 2010/1 Circuitos Digitales III 2010/1 Sistemas Digitales II Universidad.
Teoría de Sistemas Operativos Sistema de I/O. 2 Introducción Una de las funciones principales del sistema operativo es el control de todos los dispositivos.
Clase 12: Comunicación Serial Asíncrona UART-RS232.
Br. Hugo Volcanes Br. Katiusca Díaz.  Control de Enlace de Datos  Control de Flujo  Detección de Errores  Comprobación de Paridad  Código Hamming.
PICOBLAZE RESUMEN.
RESUMEN: Softmicro de 8 bits Xilinx
Sistemas de Comunicación Avanzados Profesor: Héctor Abarca A. Sistemas de Comunicación de Datos II. Héctor Abarca A.
Alumno: Gerardo Mario Valdés Ortega
Puerto USB.
Programando puertos en C freescale
José Alvarado – Cristian Anzola
Unidad de transferencia de memoria
Mapa Conceptual Edgar Barrera Meza ICA.
Republica Bolivariana de Venezuela Universidad Alonso de Ojeda Facultad de Ingeniería Escuela de Computación Ing. Prof. Leonel Sequera Entrada y Salidas.
Programación de microcontroladores PIC16f877a en linux
BUSES DE DATOS.
CONIMEIRA XVI Bootloaders para microcontroladores PIC de Microchip Presentan: Ing. Ricardo Guadrón Tec. Juan José Guevara Escuela Especializada en Ingeniería.
Manejador de interrupción (subrutina)
Transcripción de la presentación:

Módulo Serial Asicrónico SCI (Serial Communications Interface Module)

Características Operación Full-duplex. 32 velocidades de operación configurables por el usuario. Longitud del dato de 8 o 9 bits. Habilitación de las líneas de transmisión y recepción independientes. Interrupción por final de Transmisión Interrupción por buffer de Recepción lleno.

Interrupción por error en la línea de recepción: –Error en la longitud de la trama –Error por ruido en la línea –Error de paridad –Error por sobreescritura de datos Banderas de transmisor libre, transmisión finalizada y buffer de recepción lleno. Polaridad de salida configurable para la transmisión. Verificación de paridad por hardware.

3 Registros de Control 2 Registros de Estado. 1 Registro de Datos. 1 Registro de selección de velocidad de operación.

Diagrama de bloques del Transmisor del Módulo SCI

Diagrama de bloques del Receptor del Módulo SCI

Registro SCC1 (Dir. 0013H) PTY: Selecciona tipo de paridad 0 = Paridad Par 1 = Paridad Impar PEN: Habilita/deshabilita el bit de paridad 0= Paridad deshabilitada 1= Paridad habilitada

M: Selecciona la longitud de los datos 0 = Dato de 8 bits 1 = Dato de 9 bits TXINV: Invierte la polaridad de los datos al transmitir. 0 = Datos con polaridad normal 1 = Datos con polaridad invertida ENSCI: Habilita/deshabilita el módulo SCI 0 = SCI deshabilitado 1 = SCI habilitado

Registro SCC2 (Dir. 0014H) RE: Habilita/deshabilita el receptor. 0 = Receptor deshabilitado 1 = Receptor habilitado TE: Habilita/deshabilita el transmisor. 0= Transmisor deshabilitado 1= Transmisor habilitado

SCRIE: Habilita/deshabilita interrupción por recepción. 0 = Interrupción por recepción deshabilitada 1 = Interrupción por recepción habilitada Vector de Interrupción: 0FFE4H - 0FFE5H TCIE: Habilita/deshabilita interrupción por final de transmisión. 0 = Interrupción por final de transmisión deshabilitada 1 = Interrupción por final de transmisión habilitada Vector de Interrupción: 0FFE2H-0FFE3H

SCTIE: Habilita/deshabilita la interrupción por buffer de transmisión libre. 0 = Interrupción por buffer de transmisión libre deshabilitada 1 = Interrupción por buffer de transmisión libre habilitada Vector de Interrupción: 0FFE2H-0FFE3H

Registro SCC3 (Dir. 0015H) PEIE: Habilita/deshabilita interrupción por error de paridad en el receptor. 0 = Interrupción por error de paridad deshabilitada 1 = Interrupción por error de paridad habilitada Vector de Interrupción: 0FFE6H-0FFE7H

FEIE: Habilita/deshabilita interrupción por error en la longitud de la trama recibida. 0 = Interrupción por error en la trama deshabilitada 1 = Interrupción por error en la trama habilitada Vector de Interrupción: 0FFE6H-0FFE7H NEIE: Habilita/deshabilita interrupción por error generado por ruido en la línea Rx. 0 = Interrupción por ruido deshabilitada 1 = Interrupción por ruido habilitada Vector de Interrupción: 0FFE6H-0FFE7H

ORIE: Habilita/deshabilita interrupción por error por sobreescritura en el receptor. 0 = Interrupción por sobreescritura deshabilitada 1 = Interrupción por sobreescritura habilitada Vector de Interrupción: 0FFE6H-0FFE7H T8: Bit 8 transmitido R8: Bit 8 recibido

Registro SCS1 (Dir. 0016H) PE: Bandera de error de paridad en el receptor. 0 = No se ha detectado error de paridad 1 = Error de paridad detectado FE: Bandera de error de longitud de la trama 0 = No se ha detectado error en la trama 1 = Error en la trama detectado

NF: Bandera de error de ruido en la línea Rx. 0 = No se ha detectado ruido 1 = Error por ruido en la línea Rx detectado OR: Bandera de error por sobreescritura en el receptor 0 = No se ha detectado sobreescritura 1 = Error por sobreescritura detectado SCRF: Bandera de buffer de recepción lleno 0 = Recepción en progreso 1 = Recepción finalizada (buffer de rx lleno) Esta bandera es borrada por lectura del registro de datos del SCI.

TC: Bandera de transmisión completada 0 = Transmisión en progreso 1 = No hay transmisión en progreso SCTE: Bandera de buffer de transmisión libre 0 = Dato no transferido al registro de transmisión (buffer de transmisión ocupado) 1 = Dato transferido al registro de transmisión (buffer de transmisión libre) Esta bandera es borrada escritura en el registro de datos del SCI.

Registro SCDR (Dir. 0018H) Registro de datos de SCI, trabaja como un registro de solo lectura, cuando almacena los datos del receptor, y como registro de solo escritura al momento de transmitir datos.

Registro SCBR (Dir. 0019H) SCR2:SCR0 Selecciona la rata del divisor de baudios para el clock del SCI. SCR2 SCR1 SCR0 BD

SCP1-SCP0: Selecciona el preescalizador para el clock del SCI. SPC1 SPC0 PD Vel. (bps) = Fuente de reloj del SCI 64 x PD x BD Fuente de reloj del SCI: Oscilador externo Bus de reloj interno

;Programa que realiza la recepción de caracteres por el puerto serie asincrónico (SCI) a ;una velocidad de bps utilizando un cristal de Mhz. El dato recibido es ;enviado a uno de los puertos del microcontrolador. INCLUDE ‘MC68HC908AP16.INC' COPDEQU 0 ENSCIEQU 6;Bit 6 del registro SCC1 RE EQU 2;Bit 2 del registro SCC2 SCRF EQU 5;Bit 5 del registro SCS1 ORG 860H ;Inicio de la memoria Flash del AP16 INICIO: BSETCOPD,CONFIG1;Deshabilitar COP MOV #0FFH,DDRA MOV #01H,SCBR ;Preescaler x 1, Divisor de baudios x 2 BSET ENSCI,SCC1;Habilita SCI

BSET RE,SCC2;Habilita Rx CICLO: BRCLRSCRF,SCS1,*;Registro SCRF libre? LDA SCDR ;Lee dato recibido (del SCDR) STA PORTA JMP CICLO ORG0FFFEH ;Define vector de Reset FDB INICIO

;Programa que realiza la transmisión de caracteres ASCII por el puerto serie asincrónico ; (SCI) a una velocidad de bps utilizando un cristal de Mhz. INCLUDE ‘MC68HC908AP16.INC' COPDEQU 0 ENSCIEQU 6;Bit 6 del registro SCC1 TE EQU 3;Bit 3 del registro SCC2 TC EQU 6;Bit 6 del registro SCS1 SCTE EQU 7 ;Bit 7 del registro SCS1 ORG 860H ;Inicio de la memoria Flash del AP16 INICIO: BSETCOPD,CONFIG1;Deshabilitar COP MOV #01H,SCBR ;Preescaler x 1, Divisor de baudios x 2 BSET ENSCI,SCC1;Habilita SCI BSET TE,SCC2 ;Habilita Tx

LDASCS1;Borra bandera SCTE por lectura de SCS1 CLRH CLRX LOOP: LDA TABLA,X INCX BRCLRSCTE,SCS1,*;Registro SCDR libre? STA SCDR ;Carga nuevo valor al SCDR CMP #0DH ;Determina si no hay más datos BNE LOOP BRCLRTC,SCS1,$ ;Terminó la Tx del último dato? BCLR TE,SCC2 ;Deshabilita Tx JMP * TABLA: FCB 'Esto es una prueba de transmisión a bps',0AH,0DH ORG 0FFFEH ;Define vector de Reset FDB INICIO