Esquemas de Interrupción

Slides:



Advertisements
Presentaciones similares
Estructura de los sistemas de Entrada - Salida
Advertisements

Procesador El sistema computador se centra en un procesador Aparece la Entrada /Salida Pero un procesador es una piedra si no se comunica con el exterior.
Administración de memoria
Gustavo A. Pérez Z. SISTEMAS OPERATIVOS Gustavo A. Pérez Z.
Sistema operativo Componentes de un sistema operativo
El Mouse Desarrollado en los años 60 s por Douglas Engelbart. La idea es facilitar la interfaz hombre máquina, aprovechando un dispositivo puntero en modo.
EQUIPO ·# 3 SISTEMAS OPERATIVOS
Andrés Cruz Campo Edinson Lozada Thomas. * Es una técnica de manejo de memoria, en la cual el espacio de memoria se divide en secciones físicas de igual.
1. Introducción Estructura básica de un computador.
Introducción a los Sistemas Operativos Memoria Virtual
UNIDAD 2. ADMINISTRACION DE PROCESOS Y DEL PROCESADOR
ITESCAM Lenguaje de Interfaz
Modelo de procesos de dos estados
Ejecución de Programas
ENTRADA / SALIDA 1.
PCI II.
SISTEMAS OPERATIVOS UNIDAD 1..
UTFSM - Sistemas Operativos
Organización del Computador I Verano Programación de Operaciones de Entrada/Salida Profesora Borensztejn.
JULIO BERNA. Los procesos de usuario emiten peticiones de entrada/salida al sistema operativo. Las peticiones se procesan de forma estructurada en las.
Direcciones físicas y direcciones virtuales (lógicas)
Paginación-Segmentación Fundamentos Translación de Direcciones Tabla de páginas Segmentación Emely Arráiz Ene-Mar 08.
Microcomputadores Prof : Tatiana Marín R.. Sistema basado en microprocesador de 8 bits.
Tema 10: Gestión de Memoria
Sistemas Operativos Procesos.
Algoritmos Distribuidos Semana 1. Parte 2 Comunicación por Pase de Mensajes Claudia León Universidad Central de Venezuela Facultad de Ciencias Escuela.
Administración de Memoria Memoria Virtual
SEMANA 9_3.
Sistema de archivos Sistemas operativos.
Tema 10.3: Asignación de Espacio No Contiguo. Tema 10.3: 2 Silberschatz, Galvin and Gagne ©2005 Fundamentos de los Computadores (ITT, Sist. Electr.),
Asignación de Espacio No Contiguo
Soporte HW para Administración de Memoria Cecilia Hernández
Contenido Estructura del computador Ejecución de instrucciones
TEMA 2: Organización de computadores
Antecedentes Memoria virtual – separación de la memoria lógica de la física Sólo parte del programa necesita estar en memoria en un momento dado para.
Introducción al tiempo real en sistemas empotrados
Capítulo 7 Gestión de memoria.
Departamento de Informática. Curso ENTRADA Y SALIDA LECCIÓN 12 ORGANIZACIÓN DE ENTRADA Y SALIDA.
Ing. Jorge A. Abraham Técnicas Digitales II
Puertos I/O Los puertos son los encargados de enviar y recibir la información en un computador, pero como hace el procesador para hacer este intercambio.
Funcionamiento de la CPU
Administración de Memoria no contigua
Gestión de procesos Sistemas Operativos Edwin Morales
Unidad I: Registros e Interrupciones Facilitador: Ing. Eduardo Brando.
Unidad 2: Segmentación Excepciones en la Segmentación Docente: Ing. José Díaz Chow ARQUITECTURA DE MÁQUINAS COMPUTADORAS III.

Teoría de Sistemas Operativos Procesos Departamento de Electrónica 2º Semestre, 2003 Gabriel Astudillo Muñoz
Gestión de Memoria.
Breve introducción a la arquitectura de 32 bits intel.
CONCEPTOS FUNDAMENTALES DEL NIVEL DEL SISTEMA OPERATIVO
Sistemas de E/S, Programada por Interrupciones su Gestión
Breve introducción a la arquitectura de 32 bits intel.
1. El sistema de entrada/salida
1 EL PROCESADOR,LOS PROCESOS Y ESTADOS Esperanza Lozada de Coronel
Gestión de Memoria.
Sesión 07: Interrupciones. 2009/1 Circuitos Digitales III 2010/1 Circuitos Digitales III 2010/1 Circuitos Digitales III 2010/1 Sistemas Digitales II Universidad.
Ing. Lionel Hendryk. Sistemas Embebidos Un sistema embebido es un sistema de computación diseñado para realizar una o algunas pocas funciones dedicadas.
INTERRUPCIONES – ABRAZO MORTAL
Gestión de memoria Rina Arauz.
Arquitectura de Computadores I
COMUNIDAD YAQUI! Sikiri#4 Heeka#7 Ba’am#19.
ò Unidad Aritmético-Lógica ò Unidad de Control ò Buses internos ò Registros ò Puntero de Instrucciones (IP o PC) ò Acumulador ò De uso Generales ò.
Lenguaje ensamblador Conceptos introductorios. Formatos de Instrucción. Modos de Direccionamiento. Conjunto de instrucciones básico. Introducción al Lenguaje.
Arquitectura de Computadores Clases Interrupciones de software y hardware IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica.
Arquitectura de PCs Arquitectura básica del PC. Introducción El PC es el resultado de una especificación técnica de IBM El hardware se organiza de forma.
Lenguaje ensamblador Resumen en diapositivas
Administración de Memoria Conceptos Swapping Asignación Continua Paginación Segmentación Segmentación con Paginación.
SISTEMAS ELECTRÓNICOS 3ºGIERM1 1. Introducción 2. Tipos de datos 3. Estructuras típicas de programación 4. Manejo de bits Tema 7. Programación de microcontroladores.
1 Tema 6: Concurrencia de Procesos Sistemas Operativos.
Dir. Inicio CS bytes de desplazamiento en CS (IP) operación Oper. 1Oper. 2 Instrucción de máquina de la operación.
Transcripción de la presentación:

Esquemas de Interrupción

Objetivo: Ahorrarle al procesador la espera activa. Int Controlador Intrq rutina ¿Como?: El dispositivo avisa al procesador cuando se requiere su intervención

¡Fácil!. Se le ponen más entradas de interrupción al procesador ¿Qué ocurre cuando más de un dispositivo requiere en el mismo instante la atención del procesador? PROCESADOR INT1 INT2 INT3 1 2 3 I2 I1 I3 ¡Fácil!. Se le ponen más entradas de interrupción al procesador

De nuevo el espacio físico es limitado. Ack PROCE SADOR INT 1 2 3 I2 I3 I1 ¿Quién fue? Más de un dispositivo debe compartir la línea de interrupción.

El procesador busca dispositivo a dispositivo al autor de la petición Esquema por consulta ? ? Procesador BUS INT Int ack 1 2 3 ? int + prioridades - Ciclo de reconocimiento de interrupciones El procesador busca dispositivo a dispositivo al autor de la petición

Esquema vectorial: Daisy Chain + prioridades - Procesador BUS Ack INT 1 2 3 Ciclo de reconocimiento de interrupciones Los dispositivos se las arreglan para enviarle al procesador un identificador

Esquema de interrupciones del 8086 Bus PROCESADOR INT 1 2 3 Controlador de interrupciones Gestiona vectorización Gestiona Prioridades Vectorizado. Uso de un controlador de interrupciones

Interrupciones- excepciones Interrupciones: externas Enmascarables (IF) No enmascarables Excepciones: fallos internos, INT nº Faults: antes de la ejecución inst. actual Ej. fallo de página Traps: después de la ejecución inst. actual Ej. Div/0 Abort: fallo no relacionado con inst. Tabla de vectores Punteros a la rutina de atención Modo Real: 4 bytes Segmento de Código Desplazamiento Modo Protegido Interrupt Descriptor Table (IDTR) 256 entrada No enmascarable: 2 INT nº Enmascarable: ciclo de reconocimiento de interrupció

Vector de interrupciones: 256 entradas Dirección de la rutina de atención a la interrupción Vec 1 (4 bytes) Vec 2 (4 bytes) Vec 3 (4 bytes) Vec 4 (4 bytes) Vec 5 (4 bytes) ... Vec 6 (4 bytes) Bus PROCESADOR INT 1 2 3 Controlador de interrupciones Vector de interrupciones: 256 entradas