Pipelines Paralelismo Temporal y Espacial Ciclo de ejecución

Slides:



Advertisements
Presentaciones similares
Procesadores Superescalares
Advertisements

Arquitectura de Computadores I
Arquitectura Introducción Paralelismo de grano muy fino
Ing. María Rosa Dámaso Ríos CPU(cuarta semana)
Estructuras segmentadas
Pipelines o canales de ejecución
Arquitectura de Computadores I
Arquitectura de Computadores I PIPELINING. Pipelining Un pipeline es una serie de etapas, en donde en cada etapa se realiza una porción de una tarea.
Scheduling dinámico Scoreboarding.
Estructuras de Repetición Algoritmos
El Microprocesador.
PROCESADORES SUPERESCALARES
Mesa de Tejo II. Mesa de Tejo II Presentación para trabajar vectores: variación de velocidad, aceleración y fuerza.
Ejecución de Programas
Pipelines: Riesgos.
El procesador: la ruta de datos y el control (II Parte)
Estructuras de Control
EL Sistemas Digitales Ing. José Alberto Díaz García Escuela de Ingeniería Electrónica Arquitectura Segmentada Pipeline (Segmentación)
Unidad aritmético-lógica
EMISION MULTIPLE DE INSTRUCCIONES
El nivel de la Microprogramación
Composición Interna de un Procesador
Este obra se publica bajo unalicencia de Creative Commons Reconocimiento- NoComercial-CompartirIgual 3.0 España.licencia de Creative Commons Reconocimiento-
Procesadores VLIW y procesadores vectoriales
MICRO Y MACRO ARQUITECTURA
PLANIFICACIÓN DINÁMICA DE INSTRUCCIONES
INGENIERIA DE COMPUTADORES II
Programación en los procecesadores Intel® Multi Core.
P(C) = m * nMAXIMO GRADO DE PARALELISMO WSBS ha sido llamado el procesamiento en serie de bits, ya que se procesa un bit por vez (n = m = 1). Es el procesamiento.
Tipos de memoria RAM.
Segmentación No Lineal
Gustavo Andrés Uribe Gómez
ALGORITMOS APROXIMADOS
Procesadores VLIW y procesadores vectoriales
Scheduling dinámico Algoritmo de Tomasulo.
INTRODUCCIÓN FACTORES QUE IMPULSAN LA RENOVACIÓN EN ARQUITECTURA
Organización de Computadoras
Funcionamiento de la CPU
Unidad 2: Segmentación Excepciones en la Segmentación Docente: Ing. José Díaz Chow ARQUITECTURA DE MÁQUINAS COMPUTADORAS III.
PROCESADOR Por: Luis Gonzaga Trujillo Cuervo USCO
 El procesador (CPU, por Central Processing Unit o Unidad Central de Procesamiento), es por decirlo de alguna manera, el cerebro del ordenador. Permite.
Microprocesador.
Sánchez Manjarrez Silvana Ing. Daniel Domínguez C. México, D.F. a 13 de septiembre del 2006 Arquitectura de Computadoras Arquitecturas CISC Y RISC Campus.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 20 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
RENDIMIENTO DEL COMPUTADOR
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 14 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
ARQUICTECTURA DE SERVIDORES
COMPONENTES DEL PC LEONARDO OLIVARES VILLA MATEO CARDONA ARENAS.
Capítulo 8 Segmentación de Instrucciones.
El microprocesador.
PROCESADORES SUPERESCALARES
Core 2 Dúo procesador portátil (CPU). El procesador Intel Core 2 Dúo (también conocido como Core 2 Dúo) es un procesador portátil de 64 bits del procesador.
Son los atributos de un sistema que son visibles para un programador, es decir aquellos atributos que impactan directamente en la ejecución lógica de un.
PROCESADORES.
* UNIVERSIDAD TECNOLOGICA DE PUEBLA TECNOLOGIAS DE LA INFORMACION Y COM. AREA REDES Y TELECOMUNIC IONES ADMINISTRACION DE SERVIDORES «ARQUITECTURA DE COMPUTADORAS»
Celeron M Nicole Manzo S. Pedagogía en Historia y Geografía.
ARQUITECTURAS DE LOS SERVIDORES El computador tiene 2 aspectos para entender su funcionamiento al nivel de programación: Almacenamiento Procesamiento Para.
1 MICROPROCESADORES II Capítulo 1 - Sesión 2 OBJETIVOS 1- Evolución de los procesadores INTEL. 2- Ancho de BUS, Registro internos. 4- Modo de operación.
El procesador es el cerebro del computador que se encarga de organizar, procesar la información ejecutar cálculos y en general realizar muchos procesos.
Serie de comandos o instrucciones que permanecen almacenados dentro de Excel y que podemos ejecutar cuando sea necesario y cuantas veces lo deseemos.
3.4 PROCESAMIENTO DE LAS INSTRUCCIONES DE SALTO
Curso: Fundamentos de Computación
MAGNITUDES VECTORIALES
Arquitecturas de Computadoras Capitulo 2 Aritmética de enteros.
Omar Herrera Caamal Rigoberto Lizárraga Luis Cetina Luna.
Arquitectura de Computadoras (Taller) Semestre II de 2008.
Unidad de Control Ubicación: Es uno de los tres bloques funcionales principales en los que se divide una unidad central de procesamiento (CPU). Realizar.
Arquitectura de Computadores Clase 22 Pipelining IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento.
Hiperpipeline Superescalares Arquitectura de Computadoras 2012.
Pipelining Peligros (hazards).
Transcripción de la presentación:

Pipelines Paralelismo Temporal y Espacial Ciclo de ejecución Espacial: Existen varias unidades funcionales (simultaneidad) Temporal: Se solapan tiempos. Ciclo de ejecución

Pipelines Pipeline Tipos Instrucciones Aritmeticos de Instrucción de Procesador Uni/Multifuncionales Estáticos/Dinámicos Escalares/Vectoriales

Pipelines Pipelines Generales Tablas de Reservas

Pipelines Latencia Tiempo en que tarda en llenarse un pipe, o sea que comienza a mostrar resultados Lat = aprox (n * tK) (sin colisiones) Donde n es el nro. de la etapas y tk es el tiempo de la etapa más larga

Pipelines Aceleración Sk tk es la velocidad del pipeline en producción SK = T / tk Donde T es el tiempo de ejecución de una instrucción sin pipeline

Pipelines (Tabla de Reserva)

Pipelines “voraces” Estrategia “greedy” permite latencias de 3 y 8, en promedio (3+8)/2 = 5,5

Pipelines “ no voraces” Latencia óptima de 4

Latencia Optima Vector de colisiones 0 1 2 3 4 5 6 7 1 1 1 0 0 1 1 1 Se desprecia el primero 1 2 3 4 5 6 7 1 1 0 0 1 1 1

Latencia Optima Las posibles latencias son 3 o 4

Pipeline con ciclo salto incondicional

Pipeline con cero ciclo en salto incondicional

Pipelines Pipeline Sumador de Punto Flotante en 4 etapas

Pipelines Pipeline Vectorial

Pipelines y CPU

Pipelines (Problemas) Pipeline en Procesador RAW, WAR, WAW RAW - Si 2) extrae después que 3) escribe WAR - Si 1) escribe después que 2) extraiga WAW - Si 3) escribe después que 4) Condiciones de Salto Programa Ejemplo 1) ALMACENAR X 2) SUMAR X ..... 3) ALMACENAR X 4) ALMACENAR X

Predicción de saltos condicionales Estático Nunca salta INTEL i486 Siempre Salta SUN SuperSaprc (entre 40 y 60 % de aciertos)

Predicción de saltos incondicionales Dinámico (Dec Alpha 21064) 77 a 79 % (100 % de error en casos TNTN ... desde estado 0

Predicción de saltos incondicionales INTEL Pentium 78 a 89 % Estado 01 secuencia TNTN... 100% mal

Predicción de saltos incondicionales

Predicción de saltos incondicionales