CURSO: UNIDAD 4: LENGUAJES HDL PRINCIPIOS ELECTRICOS Y APLICACIONES DIGITALES UNIDAD 4: LENGUAJES HDL INSTRUCTOR: MIGUEL ANGEL PEREZ SOLANO Ingeniero en Comunicaciones y Electrónica Instituto Tecnológico de Oaxaca Departamento de Ingeniería Electrónica http://solano.orgfree.com © ILCEO: ING. MIGUEL ANGEL PEREZ SOLANO

ANTECEDENTES CONCEPTUALES Ingresar al mundo del EDA (Electronic Design Automation). Manejar las herramientas CAD (Computer Aided Design) para diseño electrónico. Conocer los lenguajes HDL (lenguajes descriptivos de hardware) para diseño electrónico. Manejar las tecnologías de los FPGAS de Xilinx y la metodología para crear hardware digital. Adquirir los conocimientos básicos que permitan la implementación del sistema en un dispositivo de lógica programable y en particular en una FPGA

Ventajas y desventajas del diseño a nivel compuerta (V) Simple y sencillo, no requiere de herramientas sofisticadas. (V) Los circuitos ya están configurados para la función especifica (ASIC). (D) Ocupan demasiado espacio. (D) Puede existir desperdicio de hardware. (D) En diseños grandes se ocupa una gran cantidad de chips.

Un primer paso hacia la evolución: Los PLDs SOY UN SPLD SOY UN CPLD

4.1. Dispositivos lógicos programables Son dispositivos formados por arreglos de compuertas AND y OR que se pueden programar para conseguir funciones lógicas especificas Son utilizados en muchas aplicaciones para reemplazar a los circuitos SSI Y MSI. Su arreglo matricial permite la programación tanto la estructura AND como la OR.

El principio básico de una PAL/GAL.

4.1.1 Tipos .

4.1.2. Características . Los Dispositivos Lógicos Programables (PLD) son una alternativa tecnológica al diseño electrónico tradicional. Se requiere destreza en la programación. Se requieren de dispositivos de programación Se experimenta con tarjetas de desarrollo, que son costosas. Es mas confiable la electrónica del circuito El producto final es menos caro La salida al mercado del producto es rápida

4.1.3. Fabricantes Actel; see Microsemi Altera Aeroflex UTMC {RAD hard FPGA Manufacturer} Atmel {FPGA Manufacturer} Lattice Semiconductor: {CPLD/FPGA Manufacturer - non-volatile and infinitely reconfigurable} Microsemi: {Antifuse FPGA Manufacturer, sea-of-modules architecture} NEC: {FPGA Manufacturer} QuickLogic: {FPGA Manufacturer} Xilinx: {FPGA Manufacturer}

4.1.4. Pasos para el diseño con PLD’s

Estilos de modelado (Como ingresar los datos: Data entry) Por flujo de datos (ecuaciones booleanas) Funcional o comportamental (se basa en procesos y declaraciones secuenciales) Estructural (modulos estructurales o esquematicos)

4.2 Programación de circuitos combinacionales con HDL Los circuitos combinacionales son aquellos cuyo valor de saluda depende únicamente de los valores de entrada Comparadores Sumadores Multiplexores Codificadores Decodificadores Convertidores de código

4.2.1. Por captura esquemática

4.2.2. Por tabla de verdad .

4.2.3. Por ecuaciones booleanas El modelado de un circuito lógico por flujo de datos, indica la forma en que los datos se pueden transferir de una señal a otra sin necesidad de declaraciones secuenciales (if-then-else). Este tipo de descripciones permite definir el flujo que tomarán los datos entre módulos encargados de realizar operaciones. En este tipo de modelado se pueden utilizar; mediante sentencias when-else, o por medio de ecuaciones booleanas

4.2.4. Por descripción de comportamiento El modelado comportamental, describe el funcionalmente de un circuito. Se trata de una descripción funcional por que expone la forma en que trabaja el circuito, es decir, las descripciones consideran la relación que hay entre las entradas y las salidas del circuito, sin importar como esté organizado en su interior .

4.3. Programación de circuitos secuenciales con HDL Un circuito secuencial esta formado por un circuito combinacional y un elemento de memoria encargado de almacenar de forma temporal la historia del sistema. . En VHDL se caracterizan por la existencia de un clock Un clock no es mas que una base de tiempo que hace que un circuito se vuelva síncrono Flip flops: SR, JK, D. Contadores Registros Maquinas de estado

.

4.3.1. Por captura esquemática

4.3.3 Por ecuaciones booleanas 4.3.2. Por tabla de verdad 4.3.3 Por ecuaciones booleanas 4.3.4. Por descripción de comportamiento 4.3.5. Por tabla de estado

4.3.6. Por diagrama de transición