Tarea procesada de forma totalmente secuencial

Slides:



Advertisements
Presentaciones similares
TEMA 3 ILP, Panificación dinámica, Predicción de saltos, Especulación
Advertisements

Estructuras segmentadas
1.3. PROGRAMACION PARALELA
Arquitectura de Computadores I PIPELINING. Pipelining Un pipeline es una serie de etapas, en donde en cada etapa se realiza una porción de una tarea.
TEMA 2 Arquitectura de un Ordenador
PROCESADORES SUPERESCALARES
Introducción a los Algoritmos
Lenguajes de programación
¿ Que es la complejidad de un algoritmo ?
Sistemas Operativos Funcionamiento general de una computadora bajo el control de un programa.
Mesa de Tejo II. Mesa de Tejo II Presentación para trabajar vectores: variación de velocidad, aceleración y fuerza.
PROCESADORES SUPERESCALARES Y VLIW
Pipelines: Riesgos.
ARQUITECTURA INTEL Modos de direccionamiento
EMISION MULTIPLE DE INSTRUCCIONES
Unidad 3. Arquitecturas SIMD
SEMANA 05_2.
APLICACIÓN DE PROCESAMIENTO EN PARALELO BASADO EN OPENMP EN EL MANEJO MATRICIAL USADO EN EL ANÁLISIS DE SISTEMAS ELÉCTRICOS Antonio Ramos Paz 1, Eustaquio.
Instrumentos de Observación
Programación entera y grafos
INGENIERIA DE COMPUTADORES II
Programación en Matlab
P(C) = m * nMAXIMO GRADO DE PARALELISMO WSBS ha sido llamado el procesamiento en serie de bits, ya que se procesa un bit por vez (n = m = 1). Es el procesamiento.
1 SOFTWARE Ing. CIP Francisco Mori Quiroz. 2 DEFINICON Es el conjunto de los programas de cómputo, procedimientos, reglas, diagramas, flujo gramas, curso.
Unidad 3. Arquitecturas SIMD
Segmentación No Lineal
Clase 10: Estructuras de datos y arreglos.
PROCESADORES SUPERESCALARES
Pipelines Paralelismo Temporal y Espacial Ciclo de ejecución
SEMANA 9_3.
Procesadores VLIW y procesadores vectoriales
Organización de Computadoras
Juego de Preguntas y Respuestas
Capítulo 7 Gestión de memoria.
Procesadores Superescalares
Funcionamiento de la CPU
Unidad I: Registros e Interrupciones Facilitador: Ing. Eduardo Brando.
METODOS DE INTERPOLACIÓN.
Unidad 2: Segmentación Excepciones en la Segmentación Docente: Ing. José Díaz Chow ARQUITECTURA DE MÁQUINAS COMPUTADORAS III.
Unidad aritmético-lógica
Conclusión del curso. Universidad de SonoraArquitectura de Computadoras2 Temas cubiertos Lenguaje ensamblador MIPS. Diseño de una CPU tradicional. Datapath.
FUNCIONES CUADRÁTICAS
Sistemas Operativos Avanzados
Cap. 6: Pipelining. Encauzamiento de procesadores
Introducción a la Programación “Conceptos Básicos” Semestre de Otoño 2006 Claudio Gutiérrez Soto.
Programación de Computadores (IWI-131)
Física I Ing. Henry Lama Cornejo
1 3 : METODOLOGÍA DE LA. PROGRAMACIÓN. 2 Metodología de la programación Definiciones Lenguajes de programación Traductores Ciclo de vida de los programas.
ÁLGEBRA.
PROCEDIMIENTOS ALMACENADOS Es una consulta almacenada en la base de datos en un servidor. Los P.A. Mejoran el Rendimiento Disminuyen el tráfico. Los P.A.
RENDIMIENTO DEL COMPUTADOR
INTRODUCCIÓN El rendimiento, costo de compra y costo de operación forman la base para la toma de decisiones, sobre que PC es mejor que otra y así adquirir.
ADMINISTRACIÓN DE PROYECTOS. PROYECTO CONJUNTO DE ACTIVIDADES (O TAREAS) INTERRELACIONADAS QUE DEBEN DESARROLLARSE PARA ALCANZAR UN FIN DETERMINADO. 

ARQUICTECTURA DE SERVIDORES
La medición Medir es comparar una magnitud con otra de la misma especie tomada como patrón Medida reconocida, aceptada, reproducible e invariable Todo.
PROCESADORES SUPERESCALARES
ARQUITECTURAS DE LOS SERVIDORES El computador tiene 2 aspectos para entender su funcionamiento al nivel de programación: Almacenamiento Procesamiento Para.
Algoritmos Programación
3.4 PROCESAMIENTO DE LAS INSTRUCCIONES DE SALTO
PROGRAMACIÓN Grupo de Modelamiento de Sistemas
Programa de Cooperación Educativa Dosier: Powerpoint Presentation DAN ANDONI LAGUNA POSILERO GRADO EN ADMINISTRACIÓN Y DIRECCIÓN DE EMPRESAS 01/09/2015.
Arquitectura de Computadores
El microprocesador y su arquitectura
Arquitectura de Computadores Clase 22 Pipelining IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento.
Hiperpipeline Superescalares Arquitectura de Computadoras 2012.
Eventos Ing. Raúl Alvarez Guale. Eventos Un evento es un subconjunto de un espacio muestral. Ejemplo: Sea S el numero que aparece en la cara superior,
CÁLCULO VECTORIAL VECTORES.
DIAGRAMA CICLO COMBINADO.
Transcripción de la presentación:

Tarea procesada de forma totalmente secuencial

Tarea ejecutada mediante un procesador segmentado

Multiplicador segmentado basado en un árbol de Wallace

Ejemplo de segmentación de instrucciones

Control de colisiones en procesadores segmentados monofunción 1 2 3 4 5 6 A X B C D

Control de colisiones en procesadores segmentados monofunción 1 2 3 4 5 6 A X B C D

Control de colisiones en procesadores segmentados monofunción 1 2 3 4 5 6 A X B C D Vector de colisiones: (1 . . .

Control de colisiones en procesadores segmentados monofunción 1 2 3 4 5 6 A X B C D Vector de colisiones: (1 0 . . .

Control de colisiones en procesadores segmentados monofunción 1 2 3 4 5 6 A X B C D Vector de colisiones: (1 0 0 . . .

Control de colisiones en procesadores segmentados monofunción 1 2 3 4 5 6 A X B C D Vector de colisiones: (1 0 0 1 . . .

Control de colisiones en procesadores segmentados monofunción 1 2 3 4 5 6 A X B C D Vector de colisiones: (1 0 0 1 1)

Sistema de prevención de colisiones para un cauce monofunción

Ejemplo de diagrama de estados

Algoritmo de Patel-Davidson 1 2 3 4 5 6 A X B C D Según el diagrama anterior: MA ciclo avaro = 4, MAL = 3 Número máximo de marcas en la una fila de la tabla = 2 Cota mínima del MAL = 2

Algoritmo de Patel-Davidson 1 2 3 4 5 6 7 8 A X P B C D 1 2 3 4 5 6 7 8 A X P B R C D 1 2 3 4 5 6 7 8 A X P B C D 1 2 3 4 5 6 7 8 A X P B C D 1 2 3 4 5 6 7 8 A X P B C D 1 2 3 4 5 6 7 8 A X P B C D 1 2 3 4 5 6 7 8 A X P B C D Nuevo vector de colisiones: (10001)

Resultado del algoritmo de Patel-Davidson Nuevo MAL = 2

Control de colisiones en procesadores segmentados multifunción 1 2 3 4 5 6 A X B C D Tabla de reservas de la función x 1 2 3 4 5 6 A X B C D Tabla de reservas de la función y

Control de colisiones en procesadores segmentados multifunción 1 2 3 4 5 6 A X B C D Tabla de reservas de la función x Tabla de reservas de la función y desplazada v = Vector de colisiones de y ejecutada después de x v = (1 . . . yx yx

Control de colisiones en procesadores segmentados multifunción 1 2 3 4 5 6 A X B C D Tabla de reservas de la función x Tabla de reservas de la función y desplazada v = Vector de colisiones de y ejecutada después de x v = (1 0 . . . yx yx

Control de colisiones en procesadores segmentados multifunción 1 2 3 4 5 6 A X B C D Tabla de reservas de la función x Tabla de reservas de la función y desplazada v = Vector de colisiones de y ejecutada después de x v = (1 0 0. . . yx yx

Control de colisiones en procesadores segmentados multifunción 1 2 3 4 5 6 A X B C D Tabla de reservas de la función x Tabla de reservas de la función y desplazada v = Vector de colisiones de y ejecutada después de x v = (1 0 0 1 . . . yx yx

Control de colisiones en procesadores segmentados multifunción 1 2 3 4 5 6 A X B C D Tabla de reservas de la función x Tabla de reservas de la función y desplazada v = Vector de colisiones de y ejecutada después de x v = (1 0 0 1 1) yx yx

Control de colisiones en procesadores segmentados multifunción 1 2 3 4 5 6 A X B C D Tabla de reservas de la función y Tabla de reservas de la función x desplazada v = Vector de colisiones de x ejecutada después de y v = (1 . . . xy xy

Control de colisiones en procesadores segmentados multifunción 1 2 3 4 5 6 A X B C D Tabla de reservas de la función y Tabla de reservas de la función x desplazada v = Vector de colisiones de x ejecutada después de y v = (1 1 … xy xy

Control de colisiones en procesadores segmentados multifunción 1 2 3 4 5 6 A X B C D Tabla de reservas de la función y Tabla de reservas de la función x desplazada v = Vector de colisiones de x ejecutada después de y v = (1 1 1 … xy xy

Control de colisiones en procesadores segmentados multifunción 1 2 3 4 5 6 A X B C D Tabla de reservas de la función y Tabla de reservas de la función x desplazada v = Vector de colisiones de x ejecutada después de y v = (1 1 1 1 … xy xy

Control de colisiones en procesadores segmentados multifunción 1 2 3 4 5 6 A X B C D Tabla de reservas de la función y Tabla de reservas de la función x desplazada v = Vector de colisiones de x ejecutada después de y v = (1 1 1 1 0) xy xy

Matrices de colisiones Que en nuestro caso serán:

Sistema de prevención de colisiones para un cauce multifunción

Diagrama de estados de un procesador segmentado bifunción

Conflictos de control Ejecución de instrucciones sin bifurcaciones Detención producida por un conflicto de control

Conflictos de control: bifurcación retardada Detención producida por una bifurcación (sin medidas correctoras) Efecto de la reordenación de instrucciones efectuada por el compilador en una máquina con bifurcación retardada

Procesadores superescalares

Procesadores supersegmentados

Procesadores superescalares supersegmentados

Comparación de las características de los procesadores escalares, superescalares y supersegmentados Tipo de máquina Escalar con n segmentos Superescalar de grado N Supersegmentada de grado M Superescalar supersegmentada de grado (N,M) Ciclo máquina básico 1 1/M Instrucciones por emisión N Ciclos entre emisiones consecutivas ILP sin riesgos M MN Ganancia de velocidad

Arquitectura de los procesadores VLIW

Esquema temporal del funcionamiento de los procesadores VLIW