Memoria Cache.

Slides:



Advertisements
Presentaciones similares
III - Gestión de memoria
Advertisements

Optimización de Software (segunda parte)
A REA DE TECNOLOGIA ELECTRONICA U NIVERSIDAD DE O VIEDO LECCION 5 – ARQUITECTURA INTERNA DE LOS PIC - 1F.F. LINERA ARQUITECTURA BASICA. CARACTERISTICA.
UNIVERSIDAD DEL VALLE DE MEXICO CAMPUS CHAPULTEPEC
Organización y arquitectura de sistemas de memoria
Arquitectura de Computadores I
Microprocesadores para comunicaciones Escuela Técnica Superior de Ingenieros de Telecomunicación Organización y estructura de las memorias caché.
RESUMEN: Softmicro de 8 bits Xilinx
Introducción a los Sistemas Operativos Memoria Virtual
Departamento de Ingeniería de Sistemas Universidad de Antioquia
Departamento de Ingeniería de Sistemas Universidad de Antioquia
Departamento de Ingeniería de Sistemas Universidad de Antioquia
Circuitos Digitales II
MEMORIA 1.
Arquitectura de Computadores
SISTEMAS DE MEMORIA DEL COMPUTADOR
Tema II Unidad de memoria. 2 Unidad de memoria 2.1 Definiciones y conceptos básicos Localización Capacidad Unidad de transferencia
El procesador: la ruta de datos y el control (II Parte)
El nivel de la Microprogramación
Algorítmo de Mapeo Directo
Entrada / salida digital con ccs
Memoria cache.
Robiro A. Asuaje L.23/08/20141 Organización de la Memoria SISTEMAS OPERATIVOS. Universidad Centro-Occidental “ Lisandro Alvarado ” Decanato de Ciencias.
Memoria Virtual Fallos de Página Algoritmos de Reemplazamiento
Teoría de Sistemas Operativos
Estructura y Tecnolología de Ordenadores
Gustavo Andrés Uribe Gómez
Direcciones físicas y direcciones virtuales (lógicas)
Capítulo 4. Microprocesadres
Arquitectura del Computador
Memoria Organización del caché. Universidad de SonoraArquitectura de Computadoras2 Organización del caché Hasta ahora solo se ha visto la estrategia de.
MICRO Y MACRO ARQUITECTURA
PLANIFICACIÓN DINÁMICA DE INSTRUCCIONES
Memoria Otros temas sobre cachés. Universidad de SonoraArquitectura de Computadoras2 Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias.
Simulador didáctico de jerarquías de memoria
Memoria Retos de diseño. Universidad de SonoraArquitectura de Computadoras2 Fallas de caché Las fallas de caché disminuyen conforme se incrementa la asociatividad.
Estructura y Tecnología de Ordenadores Noviembre 2004.
Administración de Memoria Memoria Virtual
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
Overview Sistemas Computacionales
Asignación de Espacio No Contiguo
Soporte HW para Administración de Memoria Cecilia Hernández
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 19 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
Memoria. Memoria  Propósito  Longitud de palabra  Notación convencional de capacidad de memoria de un circuito.
Programa del Curso Fundamentos del Diseño de Computador. Fundamentos del Diseño de Computador. Arquitectura del Conjunto de Instrucciones (Revisión). Arquitectura.
Organización del Computador
Memoria virtual. Introducción Muchos procesos, una memoria Programas demasiado grandes para caber en memoria principal Espacio de direccionamiento mucho.
Memoria virtual.
Memoria Principal Memoria de acceso aleatorio. La unidad de memoria y jerarquías de almacenamiento Unidades de Almacenamiento. La unidad de memoria es.
Organización del Computador I Verano Memoria Virtual Basado en el capítulo 7 del libro de Patterson y Hennessy Verano 2004Profesora Borensztejn.
Sistemas de E/S, Programada por Interrupciones su Gestión
Organización del Computador I Verano Jerarquía de Memoria Basado en el capítulo 7 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
UNIDAD CENTRAL DE PROCESO
MEMORIA CAHÉ.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 20 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
REPUBLICA BOLIVARIANA DE VENEZUELA UNIVERSIDAD ALONSO DE OJEDA FACULTAD DE INGENIERÍA ESCUELA DE COMPUTACIÓN ING. PROF. LEONEL SEQUERA MEMORIAS.
Universidad Metropolitana Introducción a la Computación Universidad Metropolitana Introducción a la Computación Septiembre, 2007 Arquitectura Von Newman.
Arquitectura de Computadores Clase 18 Memoria Caché: Fundamentos IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela.
Arquitectura de Computadoras (Taller) Semestre II de 2008.
Memoria virtual. Universidad de SonoraArquitectura de Computadoras2 Introducción Memoria virtual es un mecanismo que permite que la memoria principal.
MEMORIA RAM I.E.S.O. TIERRA DE CAMPOS Paredes de Nava Palencia.
Memoria Rendimiento del caché.
Otros temas sobre cachés
Organización del caché
Memoria virtual.
Funciones: Manejar todas las operaciones de acceso, lectura y escritura a cada una de las posiciones de la memoria principal donde se almacenan las instrucciones.
Memoria Cachés.
Ejercicio 5.6 sobre cachés
Otros temas sobre cachés
Memoria Rendimiento del caché.
Transcripción de la presentación:

Memoria Cache

Memoria Cache Aprovechamiento de localidad espacial

Memoria Cache- Ejemplo Si la memoria cache tiene 64 bloques de 16 bytes, Que número de bloque corresponde la dirección del byte 1200?

Memoria Cache- Ejemplo 1200/16 bytes=75 (número de bloque) Como hay 64 bloques, el bloque 75 es el mismo 75 módulo 64=11

Memoria Cache Rendimiento TCPU= (Ciclos CPU + Ciclos Memoria)Ciclo de Reloj Ciclos Memoria = Ciclos Lectura + Ciclos Escritura Ciclos Memoria = Acceso Memoria  %fallos  Penalización Programa Ciclos Memoria = Instrucciones  Fallos  Penalización Programa Instrucciones

Memoria Cache- Ejemplo Asuma % fallos de instrucción del 5% y de datos del 10%. La frecuencia de cargas y almacenamiento de datos es del 33%. Si un procesador tiene un CPI de 4 sin retardos de memoria y la penalización es de 12 ciclos por fallos, determine la relación con una cache perfecta

Memoria Cache- Ejemplo Ciclos de falla por instrucción= ICx5%x12=0.6xIC Ciclos de fallas por datos= ICx33%x10%x12=0.4xIC Ciclos de detencion de memoria= 0.6xIC+0.4xIC=1.0xIC Relación con detencion de memoria= (4+1)/4=1.25

Memoria Cache Numero del bloque % numero de bloques en el cache Numero del bloque % numero de conjuntos en el cache El bloque para la direccion de bloque 12 puede aparecer en cualquier bloque

Memoria Cache Cache de mapeo directo= cache asociativo por conjuntos de un camino: cada entrada tiene un bloque y forma un conjunto con un elemento. Cache completamente asociativo de m entradas= cache asociativo por conjuntos de m caminos: un conjunto con m bloques y la entrada puede estar en cualquier bloque de ese conjunto.

Memoria Cache

Memoria Cache- Ejemplo Hay tres caches con cuatro bloques de 1 word cada uno. Un cache es completamente asociativo, uno es asociativo por conjuntos de 2 caminos y un cache es de mapeo directo. Asuma que la politica de reemplazo es el de uso mas reciente, encuentre el numero de fallas para cada cache con las siguientes direcciones de bloque: 0, 8, 0, 6, 8

Memoria Cache- Ejemplo Mapeo directo 1 2 3 miss 8 6

Memoria Cache- Ejemplo Asociativo por conjuntos de 2 caminos 1 miss 8 hit 6

Memoria Cache- Ejemplo Completamente Asociativo 1 miss 8 hit 6

Memoria Cache Completamente Asociativa (Fully Associative) 111 000 00000 11111 Cache Memoria

Memoria Cache Completamente Asociativa (Fully Associative)

Memoria Cache Asociativa por Conjuntos (Set Associative) 111 000 00000 11111 Cache Memoria

Memoria Cache