FLIP - FLOPS.

Slides:



Advertisements
Presentaciones similares
Circuitos Secuenciales
Advertisements

Tema 7: Análisis y diseño con registros
CIRCUITOS SECUENCIALES E.U.I.T. Informática de Gijón
2 Curso de Ingenieros de Telecomunicación L1 1 Biestables (II)
Circuitos secuenciales
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Circuitos digitales secuenciales I: Resumen del contenido
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
Circuitos Secuenciales
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
Registros y Contadores
circuitos vlsi TEMA 4. LÓGICA SECUENCIAL CMOS Dr. José Fco. López
Diseño digital para microprocesadores
EXAMEN CORTO SOBRE FLIP-FLOPS
DESCRIBIR LOS PRINCIPIOS DE LA LÓGICA SECUENCIAL
INTRODUCCIÓN AL DISEÑO SECUENCIAL: CONTADORES Y REGISTROS
Organización del Computador 1
CIRCUITOS DIGITALES II: Análisis de Sistemas Secuenciales
SISTEMAS DIGITALES SECUENCIALES
Análisis de Sistemas Secuenciales
EXAMEN CORTO SOBRE FLIP-FLOPS
El Contador Binario.
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
UNIDAD VI: CIRCUITOS LÓGICOS SECUENCIALES
Lógica de Tres Estados (TRI-STATE)
Organización del Computador 1
Sistemas Secuenciales Electrónica Digital
Organización del Computador 1
Contenido Los puntos 9.7 y 9.8 no se dan 9.1. Revisión del concepto de máquina secuencial. Taxonomía Temporización en los circuitos lógicos síncronos.
FLIP - FLOP Oscar Ignacio Botero H..
Alumno: Gerardo Mario Valdés Ortega
Flip-Flop Integrantes: Hesbon Esaù Torres Jaime
Biestables Tema 8.
Arquitectura de Computadores IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
CIRCUITOS COMBINACIONALES Y SECUENCIALES. SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA SIMPLIFICABLES.
Organización del Computador 1 Lógica Digital 2 Circuitos y memorias.
El procesador Datapath y control. Universidad de SonoraArquitectura de Computadoras2 Introducción En esta parte del curso contiene: Las principales técnicas.
Organización del Computador 1 Lógica Digital Circuitos Secuenciales.
SIMBOLario EI 2016.
TEMA 7: TEMPORIZADORES Y RELOJES 1.
5. Análisis y diseño de sistemas secuenciales (I)
Diseño de Circuitos Lógicos Secuenciales
RS-232 / RS-485 Introducción RS-232. Características RS-232.
Servomotor La modulación por ancho de pulso permite un ciclo de trabajo ( el porcentaje de tiempo en alto contra el tiempo en bajo) que es de 0 al 100.
EL42A Circuitos Electrónicos Semestre Primavera 2003
EL42A Circuitos Electrónicos Semestre Primavera 2003
Registros y Contadores
Tema 2. Sistemas Secuenciales básicos
CIRCUITOS SECUENCIALES
CIRCUITOS DIGITALES II
REGISTROS.
Diseño de Sistemas Secuenciales El cambio es la única cosa en el universo que no cambia. Helmuth Wilhem Científico alemán.
Sistemas Digitales Tema 3 1. Contenidos Repaso de sistemas digitales Sistemas de numeración Repaso de álgebra de Boole y simplificación Sistemas combinacionales.
ELECTROTECNIA INDUSTRIAL.
componentes 1 Decodificador 74S47 1 Contador Display ánodo común 7 Resistencias 500 ohmios ( R1-R7 ) 1 Resistencia de 330 ohmios ( R9 ) 2 Leds.
Ing. Diego Barragán Guerrero Máquinas de estado con VHDL.
Sistemas Digitales Tema 3 1. Contenidos Repaso de sistemas digitales Sistemas de numeración Repaso de álgebra de Boole y simplificación Sistemas combinacionales.
SISTEMAS SECUENCIALES DIGITALES
Sistemas Secuenciales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC.
RS-232 / RS-485 Introducción RS-232. Características RS-232. Estructura de un carácter. Señales más usadas RS-232. Introducción RS-485. Características.
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
CIRCUITOS COMBINACIONALES Y SECUENCIALES. COMBINACIONALES SON FUNCIONES LÓGICAS REPRESENTADAS POR TABLAS DE VERDAD SIMPLIFICABLES POR LÓGICA BOOLEANA.
Proyecto Lógica Digital
Universidad Central F.C.F.M. Ingeniería Ejecución Informática Electrónica Digital1 3. Flips-flops, Registros y Contadores  Temario Cerrojos Secuenciamiento.
Sistemas Secuenciales Electrónica Digital. Combinacional: las salidas dependen de las entradas Secuencial: las salidas dependen de las entradas y de valores.
Técnicas Digitales. Análisis Temporal Juan Alarcón. 1.
ARQUITECTURA DE UN MICROPROCESADOR. ESTRUCTURA BÁSICA DE UN SISTEMA MICROPROGRAMABLE A. Hardware CPU (chip microprocesador): es un circuito integrado.
Transcripción de la presentación:

FLIP - FLOPS

LATCH S R Es un elemento de almacenamiento. Que puede mantener un estado lógico indefinidamente, hasta que una señal de entrada, indique un cambio de estado S (set) R (reset)

FLIP – FLOP JK FLIP – FLOPS Dispositivos síncronos de dos estados, cuya salidas son sensibles a sus entradas, en el instante que se aplica un flanco positivo (flanco de subida) o un flanco negativo (flanco de bajada) del impulso del reloj. FLIP – FLOP JK

Entradas SALIDAS J K CLK Q Q´ 0 0 Q Q´ 0 1 0 1 1 0 1 0 1 1 Q´ Q CLK J K Q

El Flip Flop tipo T, conocido como alteración o toggle, el valor de su salida se complementa cuando las entradas J y K son =1 al aplica un impulso de reloj. El Flip Flop tipo D, almacena un único bit de datos (1 o 0), el dato cambia o se mantiene al aplica un impulso de reloj. J K Q Q´ ´ 0 0 No Cambia 1 1 Basculación J K Q Q´ ´ 0 1 0 1 1 0 1 0

Entradas Asíncronas de Inicio y Borrado Estas son entradas asíncronas, que pueden variar el estado del Flip – Flop independientemente del impulso del reloj. Inicio (Preset): Un nivel alto, coloca en (1) la salida Borrado (Clear): Un nivel alto, coloca en (0) la salida

Características de Operación Retardos de Propagación Intervalo de tiempo para que se produzca un cambio a la salida, una aplicado la señal de reloj o algún cambio en sus entradas. Tiempo de set-up (establecimiento) Intervalo mínimo que los niveles lógicos de entrada deben mantenerse constantes antes del impulso del reloj. Tiempo de Hold (mantenimiento) Intervalo mínimo que los niveles lógicos de entrada deben mantenerse constantes despues del impulso del reloj. Frecuencia máxima del reloj Mayor velocidad a la que se puede disparar el flip – flop con fiabilidad. Anchura de los Impulsos Anchura mínima para un funcionamiento adecuado del impulso de reloj.

Ejercicio CLK PRESET J K CLEAR Q

Aplicaciones de los Flip Flops

Divisor de Frecuencia CLK Q J K Q Q´ CK ALTO (1) RELOJ (CLK) Se puede dividir por 2, 4, 8, etc. dependiendo del número de Flip Flops = 2n

J K Q0 Q´0 CK ALTO (1) RELOJ (CLK) J K Q1 Q´1 CK ALTO (1) CLK Q0 Q1

Contador Asíncrono J K Q0 Q´0 CK ALTO (1) CLK Q1 Q´1 CLK Q0 Q1