Organización del caché

Slides:



Advertisements
Presentaciones similares
Memoria Cache.
Advertisements

Arquitectura de Computadores I
Microprocesadores para comunicaciones Escuela Técnica Superior de Ingenieros de Telecomunicación Organización y estructura de las memorias caché.
Departamento de Ingeniería de Sistemas Universidad de Antioquia
Tema II Unidad de memoria. 2 Unidad de memoria 2.1 Definiciones y conceptos básicos Localización Capacidad Unidad de transferencia
Memoria cache.
Problema Procesador-Memoria
Memoria Organización del caché. Universidad de SonoraArquitectura de Computadoras2 Organización del caché Hasta ahora solo se ha visto la estrategia de.
Memoria Otros temas sobre cachés. Universidad de SonoraArquitectura de Computadoras2 Otros temas 1. Estrategias de búsqueda de bloque. 2. Estrategias.
Memoria Retos de diseño. Universidad de SonoraArquitectura de Computadoras2 Fallas de caché Las fallas de caché disminuyen conforme se incrementa la asociatividad.
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
Overview Sistemas Computacionales
Memoria Introducción.
Organización del Computador
Memoria virtual. Introducción Muchos procesos, una memoria Programas demasiado grandes para caber en memoria principal Espacio de direccionamiento mucho.
Memoria virtual.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 20 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
Teoría de Sistemas Operativos Memoria Departamento de Electrónica 2º Semestre, 2003 Gabriel Astudillo Muñoz
Arquitectura de Computadores I
Gestión de Memoria – Parte 2
Arquitectura de Computadores Clase 21 Memoria Virtual IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería.
Arquitectura de Computadores Clase 19 Memoria Caché: Funciones de Correspondencia IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica.
Memoria virtual. Universidad de SonoraArquitectura de Computadoras2 Introducción Memoria virtual es un mecanismo que permite que la memoria principal.
Arquitectura de Computadores
Vinculación de Instrucciones y Datos a Memoria Tiempo de compilación: si la dirección de memoria se conoce a priori, se puede generar código absoluto;
Aspectos básicos de la computación paralela. Tipos de computacion paralela.
Tema II Unidad de memoria. 2.1 Definiciones y conceptos básicos. 2.2 Jerarquía de memorias. 2.3 Memorias de semiconductor. 2.4 Memorias asociativas. 2.5.
Procesamiento Digital de Señales.
Memoria Cachés.
Organización de computadoras
Pipelining Peligros de control.
El procesador Diseño del control.
Memoria Rendimiento del caché.
Superescalares Scheduling estático.
Pipelining Datapath y control.
Datapath para las instrucciones de brinco
ADMINISTRACíON DE LA MEMORIA EN SISTEMAS RECIENTES
Memoria Introducción.
Movimiento.
Listas enlazadas particulares
Otros temas sobre cachés
Unidad 7: Nivel Interno Algunos Conceptos Importantes
Curso: Radioterapia de precisión
Computación Curso 2017.
Memoria virtual.
ORGANIZACIÓN Y ADMINISTRACIÓN DE LA MEMORIA VIRTUAL
Memoria Retos de diseño.
REDES INDUSTRIALES DE COMUNICACIÓN
Memoria virtual.
Organización del Computador I Verano Memoria Virtual Basado en el capítulo 7 del libro de Patterson y Hennessy Verano 2004Profesora Borensztejn.
P P AGINACION FACULTAD DE INGENIERIA INDUSTRIAL Y DE SISTEMAS FACULTAD DE INGENIERÍA INDUSTRIAL Y DE SISTEMAS.
Martín Gerardo Hernández Ballesteros Licenciado en Administración Pública Presentación.
SISTEMAS OPERATIVOS MEMORIA VIRTUAL.
Pipelining Peligros de control.
1 TEMA 2: Organización de computadores Procesadores Memorias Dispositivos de E/S.
ESTRUCTURA DE UN SISTEMA OPERATIVO MALLMA CAMARGO KEVIN Ing. Sistemas.
Arquitectura Aplicaciones Web
Determinación de superficies ocultas
El procesador Datapath y control.
Memoria Cachés.
Ejercicio 5.6 sobre cachés
Otros temas sobre cachés
Universidad Técnica De Manabí Facultad De Ciencias Informáticas Departamento De Informática Y Electrónica Trabajo de investigación grupal Tema: Arquitectura.
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
Organización del caché
Memoria Rendimiento del caché.
Pipelining Peligros de control.
UNIVERSIDAD AÚTONOMA DE SINALOA “Facultad de Informática Culiacán”
VARIABLE Y TIPO DE DATOS. ¡Que Es Variable? Un lugar para almacenar información en un espacio de memoria de la computadora.
Transcripción de la presentación:

Organización del caché Memoria Organización del caché

Organización del caché Hasta ahora solo se ha visto la estrategia de mapeo directo. Un bloque solo puede ir en un lugar en el caché. Otras organizaciones pueden reducir la tasa de fallas: Fully associative cache. El bloque puede ir en cualquier parte en el caché. Set associative cache. El bloque de memoria puede ir en cualquier parte dentro del conjunto que le toque. Universidad de Sonora Arquitectura de Computadoras

Fully associative cache Un bloque en memoria puede estar asociado con cualquier línea en el caché. Para encontrar un bloque se debe buscar en todo el caché. Para ser práctica, la búsqueda se hace en paralelo asociando un comparador con cada línea del caché. Los comparadores incrementan el costo del hardware. Son prácticos solo para cachés pequeños. Universidad de Sonora Arquitectura de Computadoras

Set associative cache El caché está dividido en m conjuntos. Cada conjunto consta de n bloques. Se le llama n-way set associative. Un bloque en memoria solo puede ir en un conjunto. Dentro del conjunto, el bloque puede ir en cualquier lugar. Un dato se busca en todos los bloques del conjunto. El conjunto está dado por: (número de bloque) modulo (número de conjuntos) Universidad de Sonora Arquitectura de Computadoras

Ejemplo Universidad de Sonora Arquitectura de Computadoras

Variantes de una forma Las otras 2 organizaciones se pueden ver como una variación de set associative. Mapeo directo es 1-way set associative. Un caché de k bloques se puede ver como un caché de k conjuntos cada uno de 1 bloque. Fully associative es k-way set associative. Un caché de k bloques se puede ver como un caché de 1 conjunto de k bloques. Universidad de Sonora Arquitectura de Computadoras

Variantes de una forma Variantes para un caché de 8 bloques. Universidad de Sonora Arquitectura de Computadoras

Ventajas y desventajas… de incrementar el grado de asociatividad. Ventaja: generalmente decrementa la tasa de fallas. Desventaja: incrementa el tiempo de éxito (hit time). Universidad de Sonora Arquitectura de Computadoras

Ejemplo Hay 3 cachés. Cada uno tiene 4 bloques de 1 palabra. Un caché es de mapeo directo, otro 2-way set associative y otro fully associative. Encontrar el número de fallas para cada organización dada la siguiente secuencia de direcciones de bloque: 0, 8, 0, 6, 8. Universidad de Sonora Arquitectura de Computadoras

Mapeo directo Determinar en que bloque se mapea cada dirección. 5 fallas. Universidad de Sonora Arquitectura de Computadoras

2-way set associative Hay dos conjuntos (0 y 1). Determinar en que conjunto se mapea cada dirección. Se necesita una regla de reemplazo. Se supone LRU (el menos usado recientemente). Universidad de Sonora Arquitectura de Computadoras

2-way set associative El bloque 6 reemplaza al 8 por ser el menos usado recientemente. 4 fallas. Universidad de Sonora Arquitectura de Computadoras

Fully associative Los bloques pueden ir donde sea. 3 fallas. Universidad de Sonora Arquitectura de Computadoras

Efecto de la asociatividad Caché de datos de 64 KB con bloques de 16 palabras. Asociatividad varía desde 1-way (mapeo directo) hasta 8-way. Benchmark SPEC2000. Universidad de Sonora Arquitectura de Computadoras

Comparación Universidad de Sonora Arquitectura de Computadoras

Conclusión Los cachés n-way set associative (n > 1) por lo general tienen tasas de fallas menores que los cachés de mapeo directo. Los cachés n-way set associative (n > 1) tienen mayor tiempo de éxito que los cachés de mapeo directo. Universidad de Sonora Arquitectura de Computadoras