Datapath para las instrucciones de carga y almacenamiento (load/store)

Slides:



Advertisements
Presentaciones similares
El modelo de Von Neumann
Advertisements

Diseño de la ruta de datos monociclo para la arquitectura MIPS
ORGANIZACIÓN COMPUTACIONAL
Camino de Datos y Control
TEMA 2 Arquitectura de un Ordenador
Datapath para las instrucciones aritméticas y lógicas
Circuitos Digitales II
Arquitectura de Computadores
Pipelines: Riesgos.
ISA (Instruction Set Architecture)
Electrónica Digital 1. Es la parte de un sistema que almacena datos binarios en grandes cantidades. Están formadas por matrices de elementos de almacenamiento.
MIPS Intermedio.
Este obra se publica bajo unalicencia de Creative Commons Reconocimiento- NoComercial-CompartirIgual 3.0 España.licencia de Creative Commons Reconocimiento-
Instrucciones: FORMATO DE INSTRUCCIONES
Organización del Computador I Verano MIPS (1 de 2) Basado en el capítulo 3 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
El procesador Creando un solo datapath. Universidad de SonoraArquitectura de Computadoras2 Introducción 1. Crear un solo datapath a partir de los datapaths.
Capítulo 5. El procesador: Camino de datos y control.
Datapath para las instrucciones de carga y almacenamiento (load/store)
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 11.
CLASE 13.
El procesador Diseño del control.
CLASE 14.
Memorias de Acceso Secuencial
Instruction fetch cycle (IF) IR
REPUBLICA BOLIVARIANA DE VENEZUELA UNIVERSIDAD ALONSO DE OJEDA FACULTAD DE INGENIERÍA ESCUELA DE COMPUTACIÓN ING. PROF. LEONEL SEQUERA MEMORIAS.
ARQUITECTURA DE COMPUTADORES
MIPS Intermedio.
INTRODUCCIÓN A LA INFORMÁTICA Realizado por: SARI FOLGADO.
Arquitectura de Computadoras (Taller) Semestre II de 2008.
El procesador Datapath y control. Universidad de SonoraArquitectura de Computadoras2 Introducción En esta parte del curso contiene: Las principales técnicas.
INTRODUCCION A LOS SISTEMAS DE COMPUTO ARQUITECTURA VON NEUMAN Ing. David Gonzalez.
Representación de números en binario
Memoria Cachés.
Organización de computadoras
Procesadores superescalares
Fundamentos de los Computadores Grado en Ingeniería Informática
Pipelining Peligros de control.
Pipeline: Peligros de datos
SISTEMAS DE E/S Es la colección de interfaces que usan las distintas unidades funcionales de un sistema de procesamiento de información para comunicarse.
Unidad aritmético-lógica
El procesador Diseño del control.
Memoria Rendimiento del caché.
Superescalares Scheduling estático.
Pipelining Datapath y control.
Datapath para las instrucciones aritméticas y lógicas
Datapath para las instrucciones de brinco
QUE ES EL HARDWARE El Hardware son todos aquellos componentes físicos de una computadora, todo lo visible y tangible. El Hardware realiza las 4 actividades.
Excepciones e interrupciones
Pipelining Peligros (hazards).
Tema 2. Resolución de Problemas
ARQUITECTURA DE HARD WARE COMPONENTES EN BLOQUES DEL PROCESADOR
Computación Curso 2017.
Creando un solo datapath
Tema 4 Elementos para el Desarrollo de Algoritmos
Memoria virtual.
Pipelining Introducción.
JAVIER ANDRES MARTÀ MARTINEZ CODIGO 37772
Organización del Computador
Organización del Computador
8. Diseño del Procesador Fundamentos de los Computadores
Pipeline: Peligros de datos
ARQUITECTURA DEL COMPUTADOR Ing. Diana E. López.
Scheduling dinámico: algoritmo de Tomasulo
Pipelining Peligros de control.
El procesador Datapath y control.
Memoria Cachés.
Ejercicio 5.6 sobre cachés
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
Pipelining Peligros de control.
Transcripción de la presentación:

Datapath para las instrucciones de carga y almacenamiento (load/store) El procesador Datapath para las instrucciones de carga y almacenamiento (load/store)

Instrucciones load/store Forma: lw $r1, offset ($r2) ; r1 ← Memoria[r2 + offset] sw $r1, offset ($r2) ; Memoria[r2 + offset] ← r1 Hay que sumar el offset (16 bits con signo) al registro base $r2. lw tiene que escribir el valor en $r1. sw tiene que leer el valor de $r1. lw y sw también usan el banco de registros y la ALU. Además se necesita extender el signo al mover cantidades de 16 a 32 bits. Universidad de Sonora Arquitectura de Computadoras

Extender el signo ¿El número 8016 es positivo o negativo? Depende… Si es una constante de 8 bits, 8016 es negativo. 8016 = 100000002 = -12810 Si es una constante de 16 bits, 8016 es positivo. 8016 = 00000000100000002 = +12810 Universidad de Sonora Arquitectura de Computadoras

Extender el signo Para copiar una constante de m bits a n bits, n > m, hay que tener cuidado con el signo. Constante de 8 bits. 8016 = 100000002 = -12810 Constante de 16 bits. 00000000100000002 = 008016 = +12810 ¡Incorrecto! 11111111100000002 = FF8016 = -12810 Correcto El bit de signo se extiende al resto de los bits. Universidad de Sonora Arquitectura de Computadoras

Extender el signo Otro ejemplo… Constante positiva de 8 bits El signo positivo se extendió. Universidad de Sonora Arquitectura de Computadoras

Extender el signo Unidad de extensión de signo. Universidad de Sonora Arquitectura de Computadoras

¿Positivo o negativo? En la instrucción de MIPS lw $t1, 0x8020 ($a0) ¿Qué dirección de memoria hay que accesar? En MIPS, todas las constantes son de 16 bits. 802016 = 10000000001000002 = -3273610 El resultado de la instrucción es: t1 ← Memoria [a0 – 32736] Universidad de Sonora Arquitectura de Computadoras

Instrucciones load/store Además de la unidad de extensión de signo… Se necesita una memoria de datos. No confundir con la memoria de instrucciones. La memoria de datos almacena los datos (segmento .data en MIPS). La memoria de datos es usada por: La instrucción lw lee de la memoria de datos. La instrucción sw escribe en la memoria de datos. Universidad de Sonora Arquitectura de Computadoras

Memoria de datos 4 entradas: 1 salida: Dirección de memoria. Dato a escribir (cuando es escritura). Señal de modo de lectura. Señal de modo de escritura. 1 salida: Dato leído (cuando es lectura). Universidad de Sonora Arquitectura de Computadoras

Memoria de datos Universidad de Sonora Arquitectura de Computadoras

Instrucciones load/store En resumen, el datapath para las instrucciones load y store utiliza: El banco de registros para leer y escribir registros. ALU para sumar el registro base y el offset. La unidad de extensión de signo para mover constantes de 16 a 32 bits. Memoria de datos. Universidad de Sonora Arquitectura de Computadoras

Datapath Universidad de Sonora Arquitectura de Computadoras