Organización de computadoras

Slides:



Advertisements
Presentaciones similares
El modelo de Von Neumann
Advertisements

UNIVERSIDAD DEL VALLE DE MEXICO CAMPUS CHAPULTEPEC
ARQUITECTURA DE COMPUTADORES - VON NEUMANN MODEL
Fermín Sánchez Carracedo Universitat Politècnica de Catalunya
CLASE 9.
Circuitos Digitales II Elementos sobre la Arquitectura del Conjunto de Instrucciones Semana No.2 Semestre Prof. Gustavo Patiño
Arquitectura de Conjunto de Instrucciones (ISA)
Composición Interna de un Procesador
CLASE 11.
ISA (Instruction Set Architecture)
MIPS Intermedio.
Unidad 2: Organización del CPU
EL MICROPROCESADOR.
(CC) , José M. Foces-Morán.
Organización del Computador I Verano MIPS (1 de 2) Basado en el capítulo 3 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 13.
ICC243 Sistemas Operativos P03: Introducción: Conceptos Prof. Jonathan Makuc.
Laboratorio de Organización del Computador. Cómo nos podemos comunicar con un computador Add A, B CA0 Ensamblador Hexadecimal Binario.
Tema 2: Lenguaje máquina
Arquitectura de Von Neumann
Organización del Computador
El procesador Diseño del control.
Sánchez Manjarrez Silvana Ing. Daniel Domínguez C. México, D.F. a 13 de septiembre del 2006 Arquitectura de Computadoras Arquitecturas CISC Y RISC Campus.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 10.
Principio unidad 1.
CAPITULO V Arquitectura de Von Neumann
Arquitectura de Computadores Clase 12 Instrucciones en lenguaje de máquina IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile.
Constitución General de una Computadora.  Son todos los dispositivos y componentes físicos de una computadora.  Dispositivos de entrada.  Dispositivos.
El procesador Datapath y control. Universidad de SonoraArquitectura de Computadoras2 Introducción En esta parte del curso contiene: Las principales técnicas.
INTRODUCCION A LOS SISTEMAS DE COMPUTO ARQUITECTURA VON NEUMAN Ing. David Gonzalez.
Unidad de Aprendizaje: Lenguaje Ensamblador
Procesadores superescalares
Microprocesador Estructura interna.
Pipelining Peligros de control.
Tratamiento de Datos Capitulo Dos.
El procesador Diseño del control.
UNIDAD CENTRAL DE PROCESO CPU.
Superescalares Scheduling estático.
Pipelining Datapath y control.
Datapath para las instrucciones aritméticas y lógicas
Computadora La computadora es una máquina capaz de realizar y controlar a gran velocidad cálculos y procesos complicados que requieren una toma rápida.
Datapath para las instrucciones de brinco
EL CPU.
Arquitecturas alternativas UNIVERSIDAD TECNOLOGICA DE PUEBLA TECNOLOGIAS DE LA INFORMACION Y COM. AREA REDES Y TELECOMUNICIONES ADMINISTRACION DE SERVIDORES.
Excepciones e interrupciones
Datapath para las instrucciones de carga y almacenamiento (load/store)
ARQUITECTURA DE HARD WARE COMPONENTES EN BLOQUES DEL PROCESADOR
Diferencias entre las arquitecturas de 64 bits de AMD e intel.
Componentes básicos de una computadora
Clase 7 Assembly - Simulador MSX88.
Creando un solo datapath
Organización del Computador
Memoria virtual.
Pipelining Introducción.
JAVIER ANDRES MARTÀ MARTINEZ CODIGO 37772
PICOBLAZE RESUMEN.
Lenguaje Ensamblador. Repertorio de instrucciones Microprocesador Z80.
Conceptos básicos.
UNIVERSIDAD NACIONAL SAN ANTONIO ABAD DE CUSCO ESCUELA PROFESIONAL INGENIERIA INFORMATICA Y DE SISTEMAS ESTUDIANTE : JAVIER WILLIAN HUAMAN HUAYLLANI TEMA.
8. Diseño del Procesador Fundamentos de los Computadores
ARQUITECTURA DEL COMPUTADOR Ing. Diana E. López.
Pipelining Peligros de control.
1 TEMA 2: Organización de computadores Procesadores Memorias Dispositivos de E/S.
Arquitectura de ordenadores
Operaciones con Acumuladores
El procesador Datapath y control.
Universidad Técnica De Manabí Facultad De Ciencias Informáticas Departamento De Informática Y Electrónica Trabajo de investigación grupal Tema: Arquitectura.
1 ALU (Unidad aritmético lógica) Registros Unidad de control I/O y buses internos (usualmente 3 estados) I/O y buses internos Los buses I/O son de tres.
Pipelining Peligros de control.
ARQUITECTURA DE UN MICROPROCESADOR. ESTRUCTURA BÁSICA DE UN SISTEMA MICROPROGRAMABLE A. Hardware CPU (chip microprocesador): es un circuito integrado.
Transcripción de la presentación:

Organización de computadoras Conceptos básicos

Modelo de von Neumann También conocida como arquitectura de Princeton. Propuesta por John von Neumann en 1945. Partes de una computadora digital: Unidad de procesamiento (CPU – unidad central de procesamiento). Memoria. Almacenamiento externo. Mecanismos de entrada y salida (I/O). Universidad de Sonora

Modelo de von Neumann Fuente: https://en.wikipedia.org/wiki/Von_Neumann_architecture#/media/File:Von_Neumann_Architecture.svg (CC BY-SA 3.0) Universidad de Sonora

Modelo de von Neumann Ciclo de instrucción: Fuente: http://faculty.cooper.edu/smyth/cs225/images/von_neumann_highlevel.png Universidad de Sonora

Modelo de von Neumann Fuente: https://samitboony.files.wordpress.com/2013/11/fetch-execute-cycle.png Universidad de Sonora

Cuello de botella de von Neumann Solo hay un bus entre la CPU y la memoria. En un ciclo dado solo se puede transferir una instrucción o un dato. Limita la velocidad (rendimiento). Solución: usar dos memorias, una de datos y otra de instrucciones (arquitectura de Harvard). Las CPUs modernas usan una arquitectura modificada de Harvard. Universidad de Sonora

Cuello de botella de von Neumann Los datos e instrucciones están en la misma memoria principal (arquitectura von Neumann o Princeton). Los datos e instrucciones están separados en el caché (arquitectura Harvard). Universidad de Sonora

Conjunto de instrucciones También conocido como ISA (instruction set architecture). Conjunto de instrucciones que ofrece una familia de procesadores (lenguaje ensamblador). Familias: x86 – Intel. ARM – ARM Holdings. MIPS – Imagination Technologies Group. Motorola 68000 – Motorola. DEC Alpha – Digital Equipment Corporation. Universidad de Sonora

Conjunto de instrucciones Cada instrucción es directamente ejecutada por el hardware. Se representa con un formato binario. El hardware solo entiende bits. Los objetos físicos son bits, bytes, palabras (words). Tamaño típico de palabra: 4 u 8 bytes (32 o 64 bits). Universidad de Sonora

Conjunto de instrucciones Dos opciones de tamaño de las instrucciones: Fijo. Cada instrucción ocupa el mismo número de bytes. Variable. Cada instrucción ocupa distintos números de bytes. Universidad de Sonora

Abstracción Bajando el nivel de abstracción revela otras información Universidad de Sonora

Ejemplo ampliado Universidad de Sonora

Instrucciones Por lo general son operaciones simples que pueden ser ejecutadas directamente por el hardware. Se identifican por un opcode (código de operación). Ejemplo de MIPS: add $s0, $s1, $s2 El opcode es “add” (suma) Tienen operandos: 0, 1, 2 o 3. La instrucción de arriba tiene 3 operandos. Significa s0 = s1 + s2 Universidad de Sonora

Instrucciones Dos opciones de indicar operandos: Implícito. El opcode implica la dirección de los operandos. Ejemplo en MIPS: syscall La instrucción hace una llamada al sistema. El número de servicio debe estar en el registro v0. Universidad de Sonora

Instrucciones Explícito. Las direcciones vienen en los operandos. Ejemplo de MIPS: add $s0, $s1, $s2 Dos operandos fuentes: s1 y s2 Un operando destino: s0 s0 = s1 + s2 Universidad de Sonora

Organización de la memoria Se puede ver como un vector (arreglo de una dimensión) de un byte. Una dirección de memoria es un índice del vector. 1 2 3 4 5 Byte ... Con n bits se pueden direccionar 2n bytes. Rango de direcciones: 0 – 2n - 1 Universidad de Sonora

Organización de la memoria Alineación. La dirección de una palabra en memoria comienza en un múltiplo del número de bytes que ocupa una palabra. Ejemplo de memoria con palabras alineadas de 4 bytes. Universidad de Sonora

Byte-addressing La memoria es un arreglo de bytes. Las direcciones de memoria hacen referencia a un byte. La dirección de una palabra (conjunto de bytes) es la dirección de su primer byte. La mayoría de las CPUs modernas utilizan byte-addressing. Universidad de Sonora

Big-endian/Little-endian Hay dos formas de guardar una palabra multi-byte en memoria: Big-endian. El byte más alto (más significativo) se guarda en la dirección mas baja. Little-endian. El byte más bajo (menos significativo) se guarda en la dirección mas baja. Universidad de Sonora

Big-endian/Little-endian Ejemplo: guardar la palabra de 4 bytes 1234567816 en la dirección 1000. Universidad de Sonora

Big-endian Universidad de Sonora

Little-endian Universidad de Sonora

Big-endian/Little-endian Intel x86 es little-endian. Sun SPARC es big-endian. Universidad de Sonora

RISC/CISC RISC (Reduced Instruction Set Architecture) es una estrategia de diseño de CPUs donde cada instrucción tiene una sola función y se ejecuta de manera rápida. Es lo contrario de CISC (Complex Instruction Set Architecture), donde cada instrucción hace muchas funciones. Universidad de Sonora

RISC/CISC Ejemplos de RISC incluyen Alpha, ARC, ARM, AVR, MIPS, PA-RISC, PIC, PowerPC, SuperH, and SPARC. Ejemplos de CISC incluyen las familias Motorola 68000 e Intel 80x86. Universidad de Sonora

Instrucciones típicas Aritméticas: suma (add), resta (sub), multiplicación (mul), división (div). Lógicas: and, or, xor, not. Movimiento de datos: copia (copy), carga (load), guarda (store), mueve (move). Control: brinca (jump), brinca condicional (jump if), llama subrutina (call), regresa de subrutina (ret). Sistema: llamadas a funciones del sistema operativo. Universidad de Sonora