CONSIDERACIONES DE RUIDO EN SISTEMAS PCM ING. JAVIER GARCIA

VHDL (Hardware Description Language) Lenguaje orientado a la descripción o modelado de sistemas digitales: ◦Describir. ◦Analizar. ◦Evaluar.

Unidades Básicas de Diseño 1.Declaración de entidades (entity) 2.Arquitectura (architecture) 3.Configuración (configuration) 4.Declaración de paquete (package declaration) 5.Cuerpo del paquete (package body) Entidad y arquitectura son indispensable en la estructuración de un programa. Declaración de entidad, paquete y configuración se considera unidades primarias, arquitectura y cuerpo de paquete secundarias porque dependen de una entidad primaria.

Entidad Bloque elemental de diseño en Vhadl. Son todos los elementos electrónicos (sumadores, contadores, compuertas, etc. ) que forman de manera individual o en conjunto un sistema digital. Descripción a nivel de compuertas Símbolo funcional de la entidad Diagrama a bloques representativo de la entidad

Puertos de Entrada-Salida y Modos Los puertos corresponden a cada una de las señales de entrada y salida, o pines de un circuito esquemático. Todo puerto debe ser declarado, para lo cual se le asigna un nombre, un modo y un tipo de dato. Modos: Define la dirección de transferencia de datos en el puerto y puede ser: o In: Unidireccional de entrada. o Out: Unidireccional de salida. o InOut: Bidireccional de entrada y salida, con retroalimentación interna y externa de señales. o Buffer: Retroalimentación interna en la entidad, con implementación de puerto de salida.

Tipos de Datos: Es la forma del valor que puede adoptar un puerto. o Bit: Valor lógico de 0 o 1. o Boolean: Valor Lógico de TRUE o FALSE. o Bit_Vector: Vector de bit o conjunto de vectores para una entrada/salida. o Integer: Entero. o Otros tipos de datos serán descritos a medida que avance el curso.

Declaración de entidades Declarar una entidad consiste en describirla mediante un nombre y una estructura de entradas y salidas. Para realizarlo se emplean las palabras reservadas de VHDL: entity, is, port, end, además de los tipos de datos y modos de los puertos. Un ejemplo sencillo de declaración de una entidad es el siguiente: entity identificador isentity sumador is port (puertos: modo tipodato); port (A, B, Cin: in bit; end identificador; SUMA, Cout: out bit); end sumador; Note que toda expresión o comando en VHDL termina con punto y coma “;”. También puede realizar comentarios a su código anteponiendo dos guiones al texto del comentario (“--“).

Identificadores o nombres de entidad Son nombres o etiquetas que se emplean para declarar entidades, variables, procesos, etc. Pueden estar conformados por letras, números o guiones bajos. Las reglas que deben cumplir son:

Bonus

Tipo de dato Vector Un vector binario es una palabra de bits conformada por dos o más de estos, considerados como grupo y no de forma individual. Un vector es un tipo de dato declarado por la palabra reservada Bit_Vector. La estructura de declaración es la siguiente: entity identificador is port (puertos: modo bit_vector(X downto Y); -- o X to Y end identificador; Donde X y Y es la dimensión del vector especificada por el número de elemento inicial y final según se emplee.

Bonus

Declaración por librerías Una librería es un conjunto de declaraciones definidas por el fabricante o el usuario, conformada por diferentes paquetes de estas. La librería Work se utiliza para guardar los diseños del usuario por defecto, pero se pueden definir librerías personalizadas. La librería puede contener paquetes de diseños previamente realizados, entidades, arquitecturas, etc. Para ser re-utilizados en nuevos proyectos Para poder emplear una declaración que se halla en otra librería y/o paquete, es necesario importar la librería y usar el paquete dentro del código. Para esto se utilizan la expresiones: library nombre_libreria; use librería.nombrepaquete.all;

Librería IEEE La librería IEEE posee paquetes que amplían las capacidades de codificación. El paquete numeric_std permite realizar operaciones entre tipos de datos y representarlos con signo o sin signo. El paquete numeric_bit define tipos de datos binarios con o sin signo. El paquete STD_LOGIC_ARITH define funciones y operadores aritméticos y relacionales. library nombre_libreria; use librería.nombrepaquete.all;

ARQUITECTURAS EN VHDL ARCHITECTURE (Arquitectura): Declaración. Architecture arch_name of entity_name is -- declaraciones de la arquitectura: -- tipos -- señales -- componentes begin -- código de descripción -- instrucciones concurrentes -- ecuaciones booleanes -- componentes process (lista de sensibilidad) begin -- código de descripción end process; end arch_name;

ARCHITECTURE (Arquitectura). La arquitectura describe el comportamiento o funcionamiento de una entidad, permitiendo que esta cumpla las condiciones deseadas. Una arquitectura puede describirse en diferentes niveles de abstracción según el algoritmo de programación empleado. Se pueden observar: Estilo Funcional. Estilo por Flujo de Datos. Estilo Estructural.

ARCHITECTURE (Arquitectura): Descripción Funcional. Una descripción funcional expone la forma en que trabaja el sistema. Esta se basa principalmente en el uso de procesos (process) y declaraciones secuenciales (if-then- else). IF condición THEN sentencias; ELSIF condición THEN sentencias; END IF ;

ARCHITECTURE (Arquitectura): Descripción por flujo de datos. Describe como las señales se pueden transferir entre ellas sin emplear declaraciones secuenciales (if-then-else), sino empleando declaraciones concurerentes. El flujo de datos puede darse mediante instrucciones when-else o empleando ecuaciones booleanas. signal_identificador <= valor_a WHEN condición ELSE valor_b WHEN condición ELSE valor_n WHEN condición ELSE otro_valor ;

ARCHITECTURE (Arquitectura): Descripción estructural. Basa su comportamiento en modelos lógicos establecidos (compuertas, sumadores, contadores, etc). El usuario puede diseñar estas estructuras y guardarlas para su uso posterior. nueva_instancia : estructura port map (puertos);