Diseño de CIs I ¿Funcionamiento? ¿Errores? ¿Malas prácticas? 1
Diseño de CIs I..... Layout Máscaras (una por nivel) Oblea de Si Generación de las máscaras Proceso tecnológico Corte Encapsulado Pastillas (dice) Chip Máscara de área activa Máscara difusiones P... etc Capítulo 8: Encapsulado (packaging) PCB MCM
Diseño de CIs I pin Hilo (wire-bonding) Encapsulado Dado de Si (ASIC) Base del encapsulado Servir de soporte al circuito Protegerlo eléctrica y mecánicamente del entorno Disipar calor
Diseño de CIs I Cerámico o plástico (disipación de calor) De inserción o de montaje superficial Número de pines y su disposición Tipos de encapsulado
Diseño de CIs I Tipos de encapsulado ir a PDIP>> ir a PGA>> Encapsulados de inserción ir a BGA>>Otros: Ball-Grid-Array : ir a LCC.2>> ir a SOP>> ir a VSQF>> Encapsulados de montaje superficial ir a LCC.1>>
Diseño de CIs I Encapsulado PDIP
Diseño de CIs I Encapsulado PGA
Diseño de CIs I Encapsulado SOP Detalle de los pines (tipo “Gull-wing” o “ala de gaviota”
Diseño de CIs I Encapsulado LCC (“Leadless Chip Carrier”) Detalle de los pines (internos). De ahí el nombre de “leadless”. “J-leaded” Detalle de los pines en forma de J (J-leaded) “Gull-wing”
Diseño de CIs I Base del encapsulado Dado de Si bondpin bondpad hilo conector 4.a : Wire-bonding bondpin bondpad 4.c : Detalle de una conexión Wire-bonding Wire bonding ≠ soldadura
Diseño de CIs I Partes flotantes de la pistas de metal huecos en el film TAB : Tape Automatic Bonding 5.a 5.b 5.c : proceso
Diseño de CIs I Unión directa a substratoFlip-chip Detalle de 3 “bumps”
Diseño de CIs I 8.a: Particionado en sectores 8.b: Asignación correcta Reglas de encapsulado
Diseño de CIs I 8.a: Regla sobre los ángulos
Diseño de CIs I Gentileza del Dr. Cabruja; CNM-Barcelona MCMs
Diseño de CIs I MCM y circuito al que sustituye Gentileza del Dr. Cabruja; CNM-Barcelona