AUTOR: JORGE LUIS RAMÍREZ TORRES DIRECTOR: ING. VÍCTOR PROAÑO, MSc. CODIRECTOR: ING. ABG. DARWIN ALULEMA, MSc. Sangolqui - Ecuador 2015.

Presentación del tema: "AUTOR: JORGE LUIS RAMÍREZ TORRES DIRECTOR: ING. VÍCTOR PROAÑO, MSc. CODIRECTOR: ING. ABG. DARWIN ALULEMA, MSc. Sangolqui - Ecuador 2015."— Transcripción de la presentación:

1 AUTOR: JORGE LUIS RAMÍREZ TORRES DIRECTOR: ING. VÍCTOR PROAÑO, MSc. CODIRECTOR: ING. ABG. DARWIN ALULEMA, MSc. Sangolqui - Ecuador 2015

2

3 ESTADO DEL ARTE

4 Estructura general de una Red Neuronal Artificial

5 Neurona In_1 in_n out Funcionamiento básico de una neurona ESTADO DEL ARTE

6 ALGORITMO DE RETRO-PROPAGACIÓN Diagrama fundamental de E para Retro-propagación ESTADO DEL ARTE

7 Denominación 18I/Os_1 28I/Os_2 316I/Os_1 416I/Os_2 532I/Os_1 632I/Os_2 732I/Os_3 ESTADO DEL ARTE

8 8Procesador FPGA SPARTAN 3E XC3S500E Características: -Frecuencia: 50MHz -Entradas/Salidas: 116 -RAM: 360kb 9JTAG 10Leds 1,2,3,4 11Buzzer 12Interfaz LCD 13SDRAM 14Potenciómetro 15Joystick 16Fuente de alimentación 17Switch de encendido ESTADO DEL ARTE

9 - Arquitectura de la RNA - Algoritmo de Aprendizaje - Sistema de Comunicación - Acople de Lógica - Implementación de la RNA en FPGA - Sistema completo en FPGA

10 Diagrama de elementos que constituyen todo el sistema. ESTRUCTURA GLOBAL DEL SISTEMA

11 Diagrama de bloques de Funcionamiento del Sistema FUNCIONAMIENTO

12 Arquitectura de la Red Neuronal Artificial DESARROLLO DEL SISTEMA

13 Diagrama de Flujo del Algoritmo de aprendizaje Retro-propagación DESARROLLO DEL SISTEMA

14 Diagrama de bloques del sistema de comunicación DESARROLLO DEL SISTEMA

15 SISTEMA DE COMUNICACION Diagrama de flujo del envío de datos

16 Módulo Top_Recepcion Diagrama RTL de la Recepción. DESARROLLO DEL SISTEMA SISTEMA DE COMUNICACION

17 Diagrama RTL de Recepción bit a bit. Módulo Top1_Recepcion DESARROLLO DEL SISTEMA SISTEMA DE COMUNICACION

18 Módulo GenBaudios DESARROLLO DEL SISTEMA SISTEMA DE COMUNICACION Módulo Top1_Recepcion Diagrama RTL del Generador de tasa de baudios

19 Módulo Disparador DESARROLLO DEL SISTEMA SISTEMA DE COMUNICACION Módulo Top1_Recepcion Diagrama RTL del activador de recepción

20 Módulo MaquinaEstadosR DESARROLLO DEL SISTEMA SISTEMA DE COMUNICACION Módulo Top1_Recepcion Diagrama RTL de la máquina de estados.

21 Módulo Top2_Recepcion DESARROLLO DEL SISTEMA SISTEMA DE COMUNICACION Diagrama RTL de recepción y fusión de paquetes de siete bits.

22 Módulo Top2_Recepcion DESARROLLO DEL SISTEMA SISTEMA DE COMUNICACION Módulo Cont_Select Diagrama RTL del contador identificador de paquetes Msb/Lsb.

23 Módulo Top2_Recepcion DESARROLLO DEL SISTEMA SISTEMA DE COMUNICACION Módulo Fusion Diagrama RTL de la fusión de paquetes Lsb con Msb.

24 Módulo Top2_Recepcion DESARROLLO DEL SISTEMA SISTEMA DE COMUNICACION Módulo Filtro Diagrama RTL del decodificador de pesos.

25 Módulo Top2_Recepcion DESARROLLO DEL SISTEMA SISTEMA DE COMUNICACION Módulo DirPesos Diagrama RTL de la Identificación y Direccionamiento de pesos.

26 Módulo Top_Acople_Logica DESARROLLO DEL SISTEMA ACOPLE DE LÓGICA Diagrama RTL del negador de entradas.

27 Módulo Top_RNA DESARROLLO DEL SISTEMA IMPLEMENTACION DE LA RNA EN FPGA Diagrama general RTL de la Red Neuronal

28 Módulo Top_RNA DESARROLLO DEL SISTEMA IMPLEMENTACION DE LA RNA EN FPGA Diagrama RTL de la Red Neuronal

29 Módulo de una Neurona DESARROLLO DEL SISTEMA IMPLEMENTACION DE LA RNA EN FPGA Diagrama RTL generalizado de las Neuronas 1 a 7 Diagrama RTL de la Neurona 8

30 Módulo Top_Proyecto DESARROLLO DEL SISTEMA SISTEMA COMPLETO EN FPGA Diagrama RTL de todo el sistema embebido.

31 Módulos conectados a la FPGA DESARROLLO DEL SISTEMA SISTEMA COMPLETO EN FPGA Modulo de USB a serial. Modulo de pulsadores.

32 - Escenarios de evaluación - Resultados - Análisis

33 EVALUACIÓN Y ANÁLISIS ESCENARIOS DE EVALUACIÓN FunciónEquivalencia F1_AUX1in1 Xor in2 Xor in3 Xor in4 F1_AUX2F1_AUX Or in4 F1F1_AUX1 Nand F1_AUX2 F2Es la misma F1 pero incompleta F3in3 And in4 F4in3 Or in4 F5in1 Xor in4 F6in2 Xor in3 F7F5 Or F6 F8F5 And F6 F9in3 Xor in4 Con valores incompletos F10in3 Xor in4 Con valores de Ceros F11in3 Xor in4 Con valores de Unos F12Función aleatoria incompleta F13Función con dos respuestas F14Función de única respuesta F15Función incompleta con unos F16Función incompleta con ceros

34 EVALUACIÓN Y ANÁLISIS RESULTADOS Respuesta a la función lógica F1.

35 EVALUACIÓN Y ANÁLISIS RESULTADOS Respuesta a la función lógica F9.

36 EVALUACIÓN Y ANÁLISIS ANÁLISIS Respuestas de las funciones al entrenamiento FunciónTiempo de entrenamiento Núm. Épocas F11.95minutos5400 F21.91minutos5200 F31.59minutos4300 F41.93minutos5250 F51.30minutos3600 F60.70minutos1900 F71.09minutos2900 F81.64minutos4400 F98.71minutos23000 F101.84minutos4900 F111.30minutos3500 F128.74minutos23000 F131.17minutos3100 F140.09minutos250 F150.05minutos140 F160.08minutos210

37

38 CONCLUSIONES Y RECOMENDACIONES - Metodología de diseño Top-Down - Máquina de estados para la recepción serial - La pendiente de la función “sigmoidea”, también determina la velocidad de aprendizaje y las oscilaciones del error.

39 CONCLUSIONES Y RECOMENDACIONES - Variación del factor de aprendizaje en relación al cambio del error de época. - Dos o más combinaciones de entradas iguales, causan contradicciones lógicas e imposibilitan la convergencia - Efectos de disminuir el número de neuronas con respecto al número de entradas.

40 CONCLUSIONES Y RECOMENDACIONES - Plasmar en un diagrama de bloques la idea fundamental - En el diseño se recomienda que cada uno de sus componentes sea lo más genérico posible - Interfaz Humano Máquina y errores humanos - Protocolos de comunicación y transferencia de datos - Para trabajos futuros se puede considerar todo el bloque de RNA como una sola neurona