Descargar la presentación
La descarga está en progreso. Por favor, espere
Publicada porMiguel Felipe Naranjo Giménez Modificado hace 9 años
1
[ Arquitectura de Computadores ] SISTEMAS DIGITALES
Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia de la Computación [ Arquitectura de Computadores ] SISTEMAS DIGITALES IIC 2342 Semestre Domingo Mery Präsentation D.Mery Arquitectura de Computadores
2
[ Índice ] 2.1. Álgebra Booleana 2.2 Circuitos combinacionales
2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias D.Mery Arquitectura de Computadores Präsentation
3
[ Índice ] 2.1. Álgebra Booleana 2.2 Circuitos combinacionales
2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias D.Mery Arquitectura de Computadores Präsentation
4
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ADICIÓN BINARIA: dec Regla 1: = 0 Regla 2: = 1 Regla 3: = 1 Regla 4: = 2 D.Mery Arquitectura de Computadores Präsentation
5
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ADICIÓN BINARIA: dec bin Regla 1: = Regla 2: = Regla 3: = Regla 4: = D.Mery Arquitectura de Computadores Präsentation
6
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ADICIÓN BINARIA: A + B dec bin Regla 1: = Regla 2: = Regla 3: = Regla 4: = suma acarreo D.Mery Arquitectura de Computadores Präsentation
7
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits: A B suma acarreo 1 ¿Cómo sería el circuito combinacional de suma y acarreo? D.Mery Arquitectura de Computadores Präsentation
8
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits: A suma B acarreo D.Mery Arquitectura de Computadores Präsentation
9
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits: A suma () B acarreo (As) half adder D.Mery Arquitectura de Computadores Präsentation
10
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits: A Half Adder B As D.Mery Arquitectura de Computadores Präsentation
11
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 ___________________ D.Mery Arquitectura de Computadores Präsentation
12
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 ___________________ D.Mery Arquitectura de Computadores Präsentation
13
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 ___________________ 1 0 D.Mery Arquitectura de Computadores Präsentation
14
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 ___________________ D.Mery Arquitectura de Computadores Präsentation
15
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos ¿Cómo se suman números de dos bits? Ej: 1 1 1 1 ___________________ Se necesita un Full Adder que considere el acarreo. Ae A Full Adder As B D.Mery Arquitectura de Computadores Präsentation
16
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Ae A Half Adder B As A Half Adder As As B Full Adder D.Mery Arquitectura de Computadores Präsentation
17
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Suma de dos bits con acarreo: Ae Full Adder A B As D.Mery Arquitectura de Computadores Präsentation
18
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Ejercicio: diseñar un sumador de cuatro bits usando half y/o full adders. A4 A3 A2 A1 + B4 B3 B2 B1 C5 C4 C3 C2 C1 A B As Half Adder Ae B As Full Adder A D.Mery Arquitectura de Computadores Präsentation
19
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos A1 C1 sumador de cuatro bits HA B1 As Ae C2 A4 A3 A2 A1 A2 FA + B4 B3 B2 B1 B2 As C5 C4 C3 C2 C1 Ae C3 A3 FA B3 As Ae C4 A4 FA B4 As C5 D.Mery Arquitectura de Computadores Präsentation
20
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos sumador de cuatro bits A4 A3 A2 A1 + B4 B3 B2 B1 Especificaciones técnicas C5 C4 C3 C2 C1 D.Mery Arquitectura de Computadores Präsentation
21
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos SUSTRACCIÓN BINARIA: Para restar dos números binarios se utiliza el complemento a 2. El complemento a 2 de un número binario es su complemento + 1. Ej: Complemento a 2 D.Mery Arquitectura de Computadores Präsentation
22
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos Ejercicio: diseñar un circuito combinacional que calcule el complemento a 2 de un número de 8 bits. D.Mery Arquitectura de Computadores Präsentation
23
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos SUSTRACCIÓN BINARIA: Para calcular la resta binaria C = A-B se calcula: B’ = complemento a 2 de B. se calcula: C = A+B’. D.Mery Arquitectura de Computadores Präsentation
24
Circuitos aritméticos
[ Sistemas Digitales ] Circuitos aritméticos SUSTRACCIÓN BINARIA: Para calcular la resta binaria C = A-B se calcula: B’ = complemento a 2 de B. se calcula: C = A+B’. Ejemplo: 57 – 34: 57: (A) 34: (B) not not(B) B’ A+B’ => = 23dec D.Mery Arquitectura de Computadores Präsentation
25
[ Índice ] 2.1. Álgebra Booleana 2.2 Circuitos combinacionales
2.3. Circuitos aritméticos 2.4. Circuitos sincrónicos 2.5. Memorias D.Mery Arquitectura de Computadores Präsentation
26
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Los circuitos sincrónicos funcionan sobre la base del tiempo. Es decir, las salidas dependen no sólo de las entradas. Sino del estado en que estaban las salidas y del tiempo. D.Mery Arquitectura de Computadores Präsentation
27
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS S Q S R Q ? 1 Q R D.Mery Arquitectura de Computadores Präsentation
28
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS S Q S R Q 1 Q R D.Mery Arquitectura de Computadores Präsentation
29
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS S Q S R Q 1 Q R D.Mery Arquitectura de Computadores Präsentation
30
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS set S Q S R Q 1 FF Q reset R D.Mery Arquitectura de Computadores Präsentation
31
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Ejercicio: Encontrar Q para las señales R, S dadas S R Q 1 S R S Q Q FF Q t R D.Mery Arquitectura de Computadores Präsentation
32
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Ejercicio: Encontrar Q para las señales R, S dadas S R Q 1 S R S Q Q FF Q t R D.Mery Arquitectura de Computadores Präsentation
33
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS síncrono CK S R Q 1 Q S CK Q R D.Mery Arquitectura de Computadores Präsentation
34
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop RS síncrono CK S R Q 1 set S Q clock CK FF Q reset R D.Mery Arquitectura de Computadores Präsentation
35
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono CK S R Q 1 CK S R S Q CK FF Q Q R t D.Mery Arquitectura de Computadores Präsentation
36
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Ejercicio: Encontrar Q para las señales R, S dadas usando FF RS síncrono CK S R Q 1 CK S R S Q CK FF Q Q R t D.Mery Arquitectura de Computadores Präsentation
37
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop D D CK D Q 1 data S Q clock CK FF Q R Sin clock la salida no cambia D.Mery Arquitectura de Computadores Präsentation
38
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop D PR PR CLR CK D Q 1 X data D Q clock CK Q CLR Especificaciones técnicas D.Mery Arquitectura de Computadores Präsentation
39
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Flip-flop JK CK J K Q 1 X data J Q clock CK Q K Especificaciones técnicas D.Mery Arquitectura de Computadores Präsentation
40
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Contador de 4 bits basado en Flip-Flop JK 1 1 1 1 J Q J Q J Q J Q CK CK CK CK K K K K 1 1 1 1 LSB MSB D.Mery Arquitectura de Computadores Präsentation
41
Circuitos sincrónicos
[ Sistemas Digitales ] Circuitos sincrónicos Registro de corrimiento basado en Flip-Flops D data D Q D Q D Q D Q CK CK CK CK D.Mery Arquitectura de Computadores Präsentation
Presentaciones similares
© 2024 SlidePlayer.es Inc.
All rights reserved.