Diseño de Circuitos Electrónicos para Comunicaciones ATE-UO DCEC mej 00 CONTENIDO RESUMIDO: 1- Introducción. 2- Sintetizadores de frecuencias. 3- Amplificadores.

Presentación del tema: "Diseño de Circuitos Electrónicos para Comunicaciones ATE-UO DCEC mej 00 CONTENIDO RESUMIDO: 1- Introducción. 2- Sintetizadores de frecuencias. 3- Amplificadores."— Transcripción de la presentación:

1 Diseño de Circuitos Electrónicos para Comunicaciones ATE-UO DCEC mej 00 CONTENIDO RESUMIDO: 1- Introducción. 2- Sintetizadores de frecuencias. 3- Amplificadores de potencia para comunicaciones. 4- Técnicas de mejora de rendimiento de amplificadores de potencia. 5- Componentes y subsistemas para receptores y transmisores ópticos. 6- Circuitos electrónicos para receptores, transmisores, transceptores y repetidores regenerativos. 7- Circuitos electrónicos para concentradores, conmutadores y encaminadores.

2 Técnicas de mejora de rendimiento de amplificadores de potencia Idea fundamental: Los amplificadores lineales (clases A y B) son ineficientes. Su rendimiento manejando señales de envolvente no constante es muy bajo. Hay que desarrollar técnicas para aumentar ese rendimiento. ATE-UO DCEC mej 01 t v CE V CC OFDM  =50%  =12,5%  =0% Clase A

3 ATE-UO DCEC mej 02 Clasificación de los métodos para la mejora del rendimiento Basados en el uso de amplificadores de envolvente Basados en la combinación de varios amplificadores de RF Seguimiento de Envolvente (Envelope Tracking, ET). Eliminación y Restauración de Envolvente (Envelope Elimination and Restoration, EER). Técnicas de Doherty. Técnicas de desfasado (Outphasing).

4 ATE-UO DCEC mej 03 Concepto de “amplificador de envolvente” Es un convertidor electrónico de potencia del tipo CC/CC con el que se alimenta al amplificador de potencia de RF: AE (Convertidor CC/CC) Amplificador de Envolvente vOvO Amplificador de potencia de RF AP Salida Entrada Convertidor CA/CC ó CC/CC Fuente primaria de energía (CC o CA) v CC (estabilizada) V CC VOVO

5 Concepto de “convertidor CC/CC” (I) Existen muchos tipos de convertidores CC/CC. Se han estudiado en “Conversión de Energía Eléctrica ” (común de 3º de grado) y en “Diseño de Sistemas Electrónicos de Potencia” (4º de grado, “Itinerario Sistemas Electrónicos”). Se puede encontrar información en: http://www.unioviedo.es/sebas/D_Sistemas_Electronicos_de_Potencia.htm Aquí vamos a deducir el estudio de uno de ellos a partir de un Amplificador Clase D con modulación de anchura de pulso (PWM): Eliminamos el condensador que bloquea la componente de continua. Como vamos a obtener continua, nos interesa que el filtro sea pasa- bajos.  Añadimos un condensador en paralelo con la carga. ATE-UO DCEC mej 04

6 Concepto de “convertidor CC/CC” (II) ATE-UO DCEC mej 05 Amplificador Clase D v Q2 V CC Q2Q2 D1D1 +V CC D2D2 Q1Q1 + - + - vOvO R L C Convertidor CC/CC + - v Q2 (cambiamos la notación de R L y V RL )

7 Concepto de “convertidor CC/CC” (III) ATE-UO DCEC mej 06 Q2Q2 D1D1 +V CC D2D2 Q1Q1 + - + - vOvO R L C + - v Q2 v gs TSTS tCtC v Q2 V CC Se define el ciclo de trabajo: d = t c /T S. Se define para el transistor de arriba. v Q2_medio = v O v O = d·V CC

8 El convertidor reductor síncrono (Synchronous Buck Converter) en régimen estático ATE-UO DCEC mej 07 Este convertidor recibe el nombre de “convertidor reductor síncrono”. La tensión v O tiene que ser constante (salida de continua). La corriente por la bobina evoluciona en rampas. Su valor medio tiene que ser i O = v O /R. d·T S Durante (1-d)·T S iOiO iLiL R vOvO C L + - Durante d·T S iOiO iLiL R vgvg vOvO C L + - TSTS Driving signal t t iLiL iOiO iLiL + - + - vOvO R L C Q2Q2 D1D1 +V CC D2D2 Q1Q1 d 1-d iOiO iLiL

9 El convertidor reductor (Buck Converter) en régimen estático ATE-UO DCEC mej 08 Si i L > 0 en todo momento (  i L < i O ), entonces se pueden suprimir D 1 y Q 2. El convertidor obtenido recibe el nombre de convertidor reductor. t iLiL iOiO iLiL t t iQiQ iDiD dT T El transistor siempre es un MOFET de potencia. R v CC vOvO Q iOiO iLiL C L iDiD D + - iQiQ

10 10 iOiO t iLiL R1R1 t iLiL R 2 > R 1 iOiO iLiL t R crit > R 2 iOiO Corriente de carga decreciente Situación frontera: R = R crit - Este modo de operación corresponde a que i L no permanezca en valor 0. - Recibe el nombre de Modo de Conducción Continuo (MCC). El modo de conducción de un convertidor reductor (I) Evolución de la corriente por la bobina al disminuir la corriente por la carga: ATE-UO DCEC mej 09

11 11 Corriente de carga decreciente El modo de conducción de un convertidor reductor (II) Situación con R < R crit : ATE-UO DCEC mej 10 iLiL t R crit iOiO iLiL t R 3 > R crit iOiO Sigue el MCC sólo en el reductor síncrono iLiL t R 3 > R crit iOiO Recibe el nombre de Modo de Conducción Discontinuo (MCD). Sólo en el reductor con 1 transistor y 1 diodo R v CC vOvO Q iOiO iLiL C L iDiD D + - iQiQ R vOvO Q1Q1 iOiO iLiL C L i S2 D2D2 + - i S1 Q2Q2 En este caso v O  d·V CC. No es deseable para amplificadores de envolvente.

12 12 Uso del convertidor reductor como Amplificador de Envolvente El amplificador de potencia de RF es la carga del amplificador de envolvente: Amplificador de potencia de RF AP Salida de RF Entrada de RF vOvO v GS vOvO vDvD V CC Modulador de ancho de pulso (PWM) v env ATE-UO DCEC mej 11 Amplificador de Envolvente v CC vOvO Q C L D + - + - + - vDvD v GS v CC vOvO C L + -

13 0,010,11 0 0.5 1 Espectro of v D /v CC f [MHz] 0,4 fsfs 21,2 Armónicos de la frecuencia de conmutación 2,8 Comparación entre el uso “estándar” de un convertidor reductor y su uso como Amplificador de Envolvente (I) Uso “estándar”: vDvD vOvO Hay que eliminar todos los armónicos. Esto es fácil. ATE-UO DCEC mej 12

14 0 0.5 1 Espectro of v D /v CC f [MHz] Comparación entre el uso “estándar” de un convertidor reductor y su uso como Amplificador de Envolvente (II) Uso como Amplificador de Envolvente: Esto es difícil. Hay que separar lo más posible ambos espectros. ATE-UO DCEC mej 13 vOvO vDvD 0,1 0,2 0,06 Armónicos de la envolvente 0,4 0,8 1,2 Armónicos debidos a la modulación de ancho de pulso fsfs Eliminar Mantener

15 f env_max Armónicos de la envolvente fsfs Armónicos debidos a la modulación de ancho de pulso  f LSB Log f f LSB_min Retos en el diseño de Amplificadores de Envolvente Para separar lo más posible estos espectros se puede: - Subir la frecuencia de conmutación. ¡Ojo!, suben las pérdidas de conmutación en el convertidor CC/CC. - Usar dispositivos de muy alta frecuencia en el convertidor CC/CC (MOSFETs de RF, HEMTs, etc.). - Usar filtros de orden superior al segundo en el convertidor CC/CC. - Usar otras topologías distintas al convertidor reductor. - Combinar el uso de un convertidor conmutado con un convertidor lineal (etapa lineal). - Combinar varias de las técnicas anteriores al mismo tiempo. ATE-UO DCEC mej 14

16 Aportaciones del Grupo de investigación SEA (uniovi) a la mejora de los Amplificadores de Envolvente ATE-UO DCEC mej 15 [1] “A multiple-input digitally-controlled buck converter for envelope tracking applications in radiofrequency power amplifiers”, M. Rodríguez, P. Fernández-Miaja, A. Rodríguez y J. Sebastián. IEEE Transactions on Power Electronics, Vol. 25, nº 2, febrero de 2010, pp. 369-381. [2] “Mismatch-error shaping based digital multiphase modulator”, M. Rodríguez, P. Fernández-Miaja, J. Sebastián y D. Maksimovic. IEEE Transactions on Power Electronics, Vol. 27, nº 4, abril de 2012, pp. 2055- 2066. [3] “A linear assisted DC/DC converter for Envelope Tracking and Envelope Elimination and Restoration applications”, P. Fernández-Miaja, M. Rodríguez, A. Rodríguez y J. Sebastián. IEEE Transactions on Power Electronics, Vol. 27, nº 7, julio de 2012, pp. 3302-3309. [4] “Analysis and design of the output filter for buck envelope amplifiers”, J. Sebastián, P. Fernández-Miaja, A. Rodríguez y M. Rodríguez. IEEE Transactions on Power Electronics, Vol. 29, nº 1, enero de 2014, pp. 213- 233. [5] “A linear assisted switching envelope amplifier for a UHF Polar Transmitter”, P. Fernández-Miaja, J. Sebastián, R. Marante y J. A. García. IEEE Transactions on Power Electronics, Vol. 29, nº 4, abril de 2014, pp. 1850-1861. [6] “Design of a two-phase buck converter with fourth-order output filter for envelope amplifiers of limited bandwidth”, J. Sebastián, P. Fernández-Miaja, F. J. Ortega, M. Patiño y M. Rodríguez. IEEE Transactions on Power Electronics, Vol. 29, nº 11, noviembre de 2014, pp. 5933-5948. [7] “Buck derived converters based on gallium nitride devices for Envelope Tracking applications”, P. Fernández-Miaja, A. Rodríguez y J. Sebastián. IEEE Transactions on Power Electronics. DOI: 10.1109/TPEL.2014.2326046.

17 Otras topologías de convertidores CC/CC usadas como Amplificadores de Envolvente (I) ATE-UO DCEC mej 16 VnVn V n-1 V n-2 V n-3 VDVD VOVO Convertidor reductor multientrada (MIBuck) [1]: VnVn V n-1 V1V1 QnQn D n-1 D1D1 D0D0 vOvO + - vOvO + - vDvD Q n-1 Q1Q1 Amplificador de potencia de RF AP Salida de RF Los transistores conmutan entre tensiones próximas  bajas pérdidas de conmutación. La señal a filtrar tiene armónico se menor valor. Sistema complejo de controlar. Hacen falta múltiples tensiones de entrada.

18 Otras topologías de convertidores CC/CC usadas como Amplificadores de Envolvente (II) ATE-UO DCEC mej 17 Convertidor MIBuck asistido por etapa lineal [3]: Amplificador de potencia de RF AP Salida de RF + - +15 V -1,2 V + - +15 V -1,2 V THS4001 LT1210 vOvO + - vOvO 12 V 8 V 4 V QnQn D n-1 D1D1 D0D0 + - vDvD Q n-1 Q1Q1 Control Referencia de envolvente

19 ATE-UO DCEC mej 18 El MIBuck y la etapa lineal tratan de reproducir la misma envolvente (el control se diseña para ello). La etapa lineal es más rápida y toma el control en las variaciones rápidas, aunque la tensión aplicada está disminuida en el valor de la tensión de codo de los diodos del combinador. Cuando finalmente la salida de la etapa conmutada alcanza la tensión deseada, los diodos del combinador desconectan la etapa conmutada. Otras topologías de convertidores CC/CC usadas como Amplificadores de Envolvente (III) Combinador

20 Función de transferencia del filtro Otras topologías de convertidores CC/CC usadas como Amplificadores de Envolvente (IV) ATE-UO DCEC mej 19 Convertidor reductor de dos fases con filtro de 4º orden [6] (I): AP Salida de RF V CC Q2Q2 L1L1 D2D2 vOvO + - C2C2 Q1Q1 D1D1 L1L1 L2L2 C1C1 En la salida se anula la componente de la frecuencia de conmutación. La banda lateral inferior se atenúa, pero no se suprime. Ambos transistores trabajan con el mismo ciclo de trabajo cada ciclo de conmutación.

21 Otras topologías de convertidores CC/CC usadas como Amplificadores de Envolvente (V) ATE-UO DCEC mej 20 Convertidor reductor de dos fases con filtro de 4º orden [6] (II): f env = 0,4; 1,2; 2 MHz f c = 2,6 MHz; f s = 10 MHz  f señal = 1,5 MHz Prototipo desarrollado en la UPM

22 ATE-UO DCEC mej 21 Técnica de “Seguimiento de Envolvente” (Envelope Tracking) El amplificador de potencia de RF es lineal (Clase A, Clase B o Clase AB). La tensión de alimentación del amplificador v O se sincroniza con la envolvente de la señal a amplificar (línea de retardo). Se busca alcanzar el rendimiento máximo teórico del amplificador (pico de la señal a amplificar = v O ). Amplificador de Envolvente vOvO AP lineal Salida de RF Entrada vCCvCC vOvO Entrada de RF Detector de envolvente Línea de retardo

23 RC en CC t V CC iCiC v CE Clase A Con ET t El transistor casi llega a corte y a saturación  mejor rendimiento posible en la clase elegida V CC iCiC v CE 2V CC Clase A Sin ET RC en CA El transistor operando con “Seguimiento de Envolvente” Ejemplo: Clase A ATE-UO DCEC mej 22

24 Amplificador Clase B Amplificador de Envolvente L CH L3L3 C4C4 L2L2 C3C3 C2C2 Q3Q3 V CC Q2Q2 L1L1 D2D2 vOvO + - Q1Q1 D1D1 L1L1 C1C1 Etapas de potencia usando “Seguimiento de Envolvente” Ejemplo: reductor de 2 fases + amplificador Clase B ATE-UO DCEC mej 23 Entrada de RF Salida de RF  max_teórico = 100%  max_teórico = 78,5%

25 ATE-UO DCEC mej 24 Técnica de “Eliminación y Restauración de Envolvente” (EER o Técnicas de Kahn) El amplificador de potencia de RF conmutado (no lineal: Clase D, Clase E o Clase F). La entrada son ondas cuadradas. El amplificador de RF genera una señal proporcional a v O, no a su señal de entrada. El amplificador de RF “respeta” las variaciones de fase de la señal de entrada. El correcto sincronismo es también esencial. Se rendimiento objetivo es 100% (operación en conmutación). Amplificador de Envolvente vOvO AP No lineal Salida de RF Entrada vCCvCC vOvO Entrada de RF Detector de envolvente Línea de retardo Escuadrador

26 RC en CC t iCiC v CE Clase D (2 transistores) y EER t El transistor siempre trabaja en conmutación  rendimiento teórico del 100%. V CC iCiC v CE 2V CC Clase A RC en CA El transistor operando con “Eliminación y Restauración de Envolvente” ATE-UO DCEC mej 25 V CC

27 Amplificador Clase E Amplificador de Envolvente V CC Q2Q2 L1L1 D2D2 vOvO + - Q1Q1 D1D1 L1L1 C1C1 Etapas de potencia usando “Eliminación y Restauración de Envolvente” Ejemplo: reductor de 2 fases + amplificador Clase E ATE-UO DCEC mej 26 Entrada de RF Salida de RF  max_teórico = 100% L CH L2L2 C4C4 C3C3 Q3Q3 D3D3 C2C2

28 Comparación entre “Seguimiento de Envolvente” y “Eliminación y Restauración de Envolvente” (I) ATE-UO DCEC mej 27

29 V CC t v CE 3,6·V CC Clase E y EER Sin ET ni EER v CE t V CC 2V CC v CE t V CC 2V CC ET Comparación entre “Seguimiento de Envolvente” y “Eliminación y Restauración de Envolvente” (II) Cuanto más se aproximen, mayor será el rendimiento. La fidelidad de reproducción de la envolvente puede no ser muy grande, siempre que v CE nunca intente ser superior de 2·V CC. La variación de la tensión de alimentación determina la amplitud instantánea de la señal de RF (y, por tanto, la información). La fidelidad de reproducción de la envolvente debe ser muy grande. ATE-UO DCEC mej 28

30 ATE-UO DCEC mej 29 Ideas generales sobre las “Técnicas de Doherty” (I) Hay que utilizar dos (o más) amplificadores de RF. Uno de los amplificadores opera con la parte de bajo nivel de las señales. Es el “Amplificador de Portadora”. El otro sólo entra en funcionamiento cuando el nivel de la señal supera un valor fijado. Es el “Amplificador de Pico”. La realización del “separador” y del “combinador” es la clave. Amplificador de Portadora AP1 Salida 1 Entrada 1 Amplificador de Pico AP2 Salida 2 Entrada 2 Entrada Separador ? Salida Combinador ?

31 Ideas generales sobre las “Técnicas de Doherty” (II) En el análisis vamos a suponer que ambos amplificadores son Clase B, aunque el Amplificador de Pico es a veces Clase C. Representamos las formas de onda más representativas: ATE-UO DCEC mej 30 Amplificador de Portadora AP1 Salida 1 Entrada 1 Amplificador de Pico AP2 Salida 2 Entrada 2 Entrada Separador ? Salida Combinador ? v entrada v1v1 i1i1 i2i2 i RL, v RL

32 Ideas generales sobre las “Técnicas de Doherty” (III) Detalle de las formas de onda: ATE-UO DCEC mej 31 v entrada v1v1 Amplificador de Portadora i2i2 Amplificador de Pico

33 Ideas generales sobre las “Técnicas de Doherty” (IV) Para entender cómo se realiza físicamente el combinador, hace falta: - Estudiar los inversores de impedancia. - Estudiar el retraso de la señal en un inversor de impedancia. - Estudiar la carga vista por un amplificador si existe otro en paralelo. Finalmente, las propiedades del combinador determinan las del separador. ATE-UO DCEC mej 32

34 Inversor de impedancia con una línea de transmisión Si x = /4, como tg(  /4)  entonces: Z e ( /4) = Z c 2 /Z L Luego la línea de /4 se comporta como un “inversor de impedancia”. ZLZL ZeZe x ZCZC Ejemplo: - Si Z L es un corto, Z e es un circuito abierto. - Si Z L es un circuito abierto, Z e es un corto. ATE-UO DCEC mej 33

35 Inversor de impedancia Inversor de impedancia con elementos discretos (I) ATE-UO DCEC mej 34 ZLZL ZeZe L L C Calculamos Z e : Z e = j·X L + j·X C ·(j·X L + Z L )/(j·X C + j·X L + Z L ) = = [-2·X L ·X C – X L 2 + j·Z L ·(X L + X C )]/[Z L + j·(X L + X C )] Calculamos el módulo de las reactancias a  o : X L = L·  o y X C = -1/(C·  o ) Si se cumple X L + X C = 0 (resonancia), entonces:  o 2 = 1/(L·C) Z e = X L 2 /Z L Por tanto: X L 2 = (L·  o ) 2 = L 2 /(L·C) = L/C; llamamos Z c = (L/C) 1/2  Z e = Z c 2 /Z L X L = Z c y X C = -Z c Resumen: a  o = 1/(L·C) 1/2 se cumple: Z e = Z c 2 /Z L, siendo Z c = (L/C) 1/2

36 Inversor de impedancia con elementos discretos (II) ATE-UO DCEC mej 35 Calculamos v RL en función de v C : v RL /v C = Z L /(j·Z c + Z L ). Calculamos Z e ’: Z e ’ = -j·Z c ·(j·Z c + Z L )/(-j·Z c + j·Z c + Z L ) = (-j·Z c ·Z L + Z c 2 )/Z L. Calculamos v C en función de v e : v C /v e = [(-j·Z c ·Z L + Z c 2 )/Z L ]/[j·Z c + (-j·Z c ·Z L + Z c 2 )/Z L ] = (-j·Z c ·Z L + Z c 2 )/Z c 2. Finalmente calculamos v RL en función de v e : v RL /v e = [Z L /(j·Z c + Z L )]·[(-j·Z c ·Z L + Z c 2 )/Z c 2 ] = … = -j·Z L /Z c. Conclusión: Si Z L es resistiva, la tensión v RL está retrasada 90º respecto a v e. Z e (  o ) = Z c 2 /Z L (  o ), siendo:  o = 1/(L·C) 1/2 y Z c = (L/C) 1/2 ZLZL L L C ZeZe + v RL + - veve i RL ieie ZLZL -j·Z c j·Z c + v RL + - veve i RL ieie Z e = Z c 2 /Z L ZeZe vCvC + - Ze’Ze’

37 Otro inversor de impedancia con elementos discretos ATE-UO DCEC mej 36 Calculamos Z e : Z e = -j·Z c ·[j·Z c - j·Z c ·Z L /(-j·Z c + Z L )]/[-j·Z c + j·Z c - j·Z c ·Z L /(-j·Z c + Z L )] = … = Z c 2 /Z L Calculamos v RL en función de v e : v RL /v e = -[j·Z c ·Z L /(-j·Z c + Z L )]/[j·Z c - j·Z c ·Z L /(-j·Z c + Z L )] = … = -j·Z L /Z c. A la vista de los resultados anteriores, partimos de que los módulos de las reactancias a  o cumplen X L = L·  o = -X C = 1/(C·  o ) = Z c : Inversor de impedancia ZLZL ZeZe L C C ZLZL -j·Z c j·Z c + v RL + - veve i RL ieie ZeZe -j·Z c Resumen: En ambas redes, a  o = 1/(L·C) 1/2 se cumple: Z e = Z c 2 /Z L, v RL /v e = -j·Z L /Z c, siendo Z c = (L/C) 1/2

38 Carga vista por una fuente si existe otra en paralelo i1i1 RLRL + - v RL i2i2 i 1 +i 2 En este circuito se cumple: v RL = R L ·(i 1 + i 2 ). Calculamos Z 1 y Z 2 : Z 1 = v RL /i 1 = R L ·(i 1 + i 2 )/i 1 = R L ·(1 + i 2 /i 1 ) Z 2 = v RL /i 2 = R L ·(i 1 + i 2 )/i 2 = R L ·(1 + i 1 /i 2 ) Conclusión: si i 1 e i 2 son proporcionales, se puede variar la impedancia vista por una fuente. Si las corrientes tienen los sentidos del dibujo, aumenta la impedancia vista. En caso contrario, disminuye. Z1Z1 Z2Z2 ATE-UO DCEC mej 37

39 Análisis de la Técnica de Doherty (I) ATE-UO DCEC mej 38 Para hacer un análisis sencillo y claro, vamos a suponer: - Que ambos amplificadores son lineales (por ejemplo, Clase B). - Que la envolvente de la tensión de entrada de señal v e va de 0 a v e_max. - Cuando 0 < v e < v e_max /2, sólo funciona el Amplificador de Portadora. - Cuando v e_max /2 < v e < v e_max, funcionan ambos amplificadores. - Cuando v e = v e_max, los amplificadores dan la misma corriente i 1_max. Como consecuencia de todo esto, las envolventes de las corrientes de salida de los amplificadores cumplen: - i 1 = g 1 ·v e. - i 2 = 0 en 0 < v e < v e_max /2 e i 2 = g 2 ·(v e – v e_max /2) en v e_max /2 < v e < v e_max. - Como i 1_max = g 1 ·v e_max = g 2 ·(v e_max – v e_max /2) = g 2 ·v e_max /2, entonces g 2 = 2·g 1. Reescribiendo i 2 queda: - i 2 = 0 si 0 < v e < v e_max /2 - i 2 = 2·g 1 ·(v e – v e_max /2) si v e_max /2 < v e < v e_max.

40 Análisis de la Técnica de Doherty (II) ATE-UO DCEC mej 39 Empezamos por analizar la operación en v e_max /2 < v e < v e_max : i 1 = g 1 ·v e. i 2 = 2·g 1 ·(v e – v e_max /2). Z3Z3 Z2Z2 Z1Z1 i1i1 RLRL + - v RL i2i2 i 3 +i 2 /4, Z c i3i3 i2i2 + - v1v1 Suponemos que las salidas de los amplificadores son fuentes de corriente: i1i1 i 1_max v e_max /2 v e_max veve i2i2

41 Análisis de la Técnica de Doherty (III) Análisis en v e_max /2 < v e < v e_max : Ley de Ohm e impedancias Z 3 y Z 2 : v RL = (i 3 +i 2 )·R L [1] Z 3 = v RL /i 3 = R L ·(1+i 2 /i 3 ) [2] Z 2 = v RL /i 2 = R L ·(1+i 3 /i 2 ) [3] Balance de potencia en la línea de  4: i 3 = i 1 ·(Z 1 /Z 3 ) 1/2 [4] Inversión de impedancias en la línea de  4: Z 1 = Z c 2 /Z 3 [5] De [4] y [5] se obtiene: i 3 = i 1 ·Z c /Z 3 [6] De [2] y [6] se obtiene: i 3 = i 1 ·Z c /[R L ·(1+i 2 /i 3 )] [7] Reagrupando [7] se obtiene: i 3 +i 2 = i 1 ·Z c /R L [8] Finalmente, de [1] y [8] se obtiene: v RL = i 1 ·Z c [9] ATE-UO DCEC mej 40 La tensión de salida v RL no depende de la operación del Amplificador de Pico (sólo depende de la operación del Amplificador de Portadora

42 Análisis de la Técnica de Doherty (IV) Análisis en v e_max /2 < v e < v e_max : ATE-UO DCEC mej 41 Éste es el punto clave: la tensión v 1 no cambia al cambiar v e. Por tanto, si el Amplificador de Portadora se ha diseñado para trabajar con el máximo rendimiento posible a v e = v e_max /2, trabajará a rendimiento máximo desde v e = v e_max /2 hasta v e = v e_max. Calculamos la tensión v 1 y usamos [5]: v 1 = i 1 ·Z 1 = i 1 ·Z c 2 /Z 3 [10] Usando [2], [8] y [10], obtenemos: v 1 = Z c ·(i 1 ·Z c /R L -i 2 ) [11] Teniendo en cuenta los valores de i 1 e i 2 en función de v e, obtenemos: v 1 = Z c ·[v e ·g 1 ·Z c /R L - 2·g 1 ·(v e – v e_max /2)] [12] Si por diseño se elige: Z c /R L = 2 [13], entonces: v 1 = Z c ·g 1 ·v e_max = v 1_max [14] Z c = 2· R L

43 Muy importante para el diseño Análisis de la Técnica de Doherty (V) Análisis en v e = v e_max ( es decir, i 1 = i 2 = i 1_max ). ATE-UO DCEC mej 42 De las ecuaciones [14] y [9] obtenemos: v 1_max = Z c ·g 1 ·v e_max = Z c ·i 1_max [15] v RL_max = Z c ·i 1_max [16] Por tanto, las potencias suministradas por ambos amplificadores coinciden. Como la línea de transmisión no tiene pérdidas y v 1_max = v RL_max, entonces: i 1 = i 3 = i 2 [17] De [2] y [3]: Z 3 = Z 2 = 2·R L [18] Y de [5]: Z 1 = 2·R L = Z 3 = Z 2 = Z c [19] Si los amplificadores están alimentados a V CC, entonces: v 1_max = v RL_max = V CC [20] Las potencias de cada amplificador valen: P 1 = P 2 = P total /2 = (V CC ) 2 /(2·Z 1 ) = (V CC ) 2 /(2·Z c ) = (V CC ) 2 /(4·R L ) [21]

44 Análisis de la Técnica de Doherty (VI) Análisis en 0 < v e < v e_max /2: ATE-UO DCEC mej 43 Z 3 = R L Z 1 = Z c 2 /R L = 4·R L i1i1 RLRL + - v RL /4, Z c = 2·R L i3i3 + - v1v1 Balance de potencia en la línea de  4: i 3 = i 1 ·(Z 1 /Z 3 ) 1/2 = i 1 ·(4·R L /R L ) 1/2 = 2·i 1 [22] Evolución de la tensión en el Amplificador de portadora y en la carga: v 1 = i 1 ·4·R L = g 1 ·v e.4·R L = 2·Z c ·g 1 ·v e [23] v RL = i 3 ·R L = 2·i 1 ·R L = 2·g 1 ·v e ·R L = Z c ·g 1 ·v e [24] Es decir, v 1 = 2·v RL [25]

45 Análisis de la Técnica de Doherty (VII) ATE-UO DCEC mej 44 Resumen: i1i1 i 1_max v e_max /2 v e_max veve i2i2 v RL v RL_max v e_max /2 v e_max veve V CC v1v1

46 Análisis de la Técnica de Doherty (VIII) ATE-UO DCEC mej 45 Cálculo del rendimiento (ambos amplificadores Clase B) (I): En 0 < v e < v e_max /2: - Sólo trabaja el Amplificador de Portadora. Por tanto:  = (  /4)·(v 1 /V CC ) [26] - Usando [23] y [26]:  = (  /4)·(2·Z c ·g 1 ·v e /V CC ) [27] En v e_max /2 < v e < v e_max : - Potencia de RF y consumo del Amplificador de Portadora: P RF1 = (V CC /2 1/2 )·(g 1 ·v e /2 1/2 ) = V CC ·g 1 ·v e /2 [28] P CC1 = (V CC )·(2·g 1 ·v e /  ) = V CC ·g 1 ·v e ·2/  [29] - Potencia de RF y consumo del Amplificador de Pico: P RF2 = (v e /v e _max )·(V CC /2 1/2 )·[2·g 1 ·(v e - 0,5·v e _max )/2 1/2 ] = = v e ·g 1 ·V CC ·(v e - 0,5·v e _max )/v e _max [30] P CC2 = (V CC )·[2·g 1 ·(v e - 0,5·v e _max )·2/  ] = = 4·V CC ·g 1 ·(v e - 0,5·v e _max )/  ) [31]

47 Análisis de la Técnica de Doherty (IX) ATE-UO DCEC mej 46 Cálculo del rendimiento (ambos amplificadores Clase B) (II): En v e_max /2 < v e < v e_max : - Calculamos el rendimiento total usando [28]-[31]:  = (P RF1 +P RF2 )/(P CC1 +P CC2 ) =  ·v e 2 /[2·v e _max ·(3·v e - v e _max )] [32] - El mínimo de  está en v e = 2·v e _max /3 y vale  =  2·  /9 = 69,8%  v e_max /2 v e_max veve (  /4) 2·  /9  = (  /4)·(2·Z c ·g 1 ·v e /V CC ) [27]  =  ·v e 2 /[2·v e _max ·(3·v e - v e _max )] [32]

48 Entrada Separador (splitter) Realización física de la Técnica de Doherty (I) ATE-UO DCEC mej 47 /4, Z c = 2·R L RLRL /4 Amp. de Portadora AP1 g 1 +V CC Amp. de Pico AP2 2·g 1 +V CC Detector de v e > v e_max /2 Es necesaria para que la señal a la salida de la línea de transmisión del Amplificador de Portadora esté en fase con la señal a la salida del Amplificador de Pico. Retrasa 90º.

49 Realización física de la Técnica de Doherty (II) ATE-UO DCEC mej 48 L’ C’ Z c = 2·R L L C C Con elementos discretos: v1v1 i1i1 i2i2 v RL i2i2 i1i1 Amp. de Portadora AP1 g 1 +V CC Entrada Separador (splitter) RLRL Amp. de Pico AP2 2·g 1 +V CC Detector de v e > v e_max /2 v1v1 L’·C’ = L·C = 1/  o 2

50 Proceso de cálculo de la Técnica de Doherty (I) ATE-UO DCEC mej 49 Procedimiento de diseño: - Datos de partida: P total y V CC (P total es la potencia de RF). - Calculamos R L desde [21]: P 1 = P 2 = P total /2 = (V CC ) 2 /(4·R L ). - Calculamos Z c desde [13]: Z c = 2·R L. - Con inversor de impedancias con elementos discretos, calculamos L y C en función de  o y de las fórmulas de la frecuencia de resonancia y de la impedancia característica: C = 1/(Z c ·  o ) y L = Z c /  o. - Teniendo en cuenta el funcionamiento en el pico de la envolvente, calculamos i 1_max : i 1_max = V CC /(2·R L ). Si los amplificadores son Clase B con 1 transistor, su corriente de pico de colector será: i C_pico = 2·i 1_max = V CC /R L. Obviamente, la tensión máxima de colector es 2·V CC.

51 RL’RL’ /4, Z c_S Z c_S = (R L ·R L ’) 1/2 /4, Z c = 2·R L /4 Amp. de Portadora AP1 g 1 +V CC Amp. de Pico AP2 2·g 1 +V CC RLRL ATE-UO DCEC mej 50 Proceso de cálculo de la Técnica de Doherty (II) Uso de un inversor de impedancias para transformar el valor de R L obtenido en los cálculos a un valor R L ’ (típicamente 50  ):

52 ATE-UO DCEC mej 51 Lo mismo, pero con elementos discretos: RL’RL’ L C C L’ C’ Z c = 2·R L Amp. de Portadora AP1 g 1 +V CC Amp. de Pico AP2 2·g 1 +V CC L red C red Proceso de cálculo de la Técnica de Doherty (III) RLRL Red de adaptación cuando R L < R L ’ L red ·  o = [R L ·(R L ’-R L )] 1/2 L red /C red = R L ·R L ’

53 ATE-UO DCEC mej 52 Con elementos discretos y R L > R L ’ : RL’RL’ L C C L’ C’ Z c = 2·R L Amp. de Portadora AP1 g 1 +V CC Amp. de Pico AP2 2·g 1 +V CC L red C red Proceso de cálculo de la Técnica de Doherty (IV) RLRL Red de adaptación cuando R L > R L ’ L red ·  o = [R L ’·(R L -R L ’)] 1/2 L red /C red = R L ·R L ’

54 ATE-UO DCEC mej 53 Unas relaciones trigonométricas básicas bien conocidas: Introducción a la Técnica de Outphasing (I) sen(A+B) = senA·cosB + senB·cosA sen(A-B) = senA·cosB - senB·cosA Luego: senA·cosB = 0,5[sen(A+B) + sen(A-B)] [1] senB·cosA = 0,5[sen(A+B) - sen(A-B)] [2] Supongamos una señal con modulación de amplitud y fase: S in (t)=E(t)·cos[  ·t+  (t)], siendo E m el máximo de E(t). El mínimo de E m es 0. Reescribimos: S in (t)/E m =[E(t)/E m ]·cos[  ·t+  (t)]. Como E(t)/E m  1, podemos “inventarnos” un  (t) tal que: sen[  (t)] = E(t)/E m   (t) = arcsen[E(t)/E m ]. Nótese que 0   (t)   /2. Usando ahora [2], obtenemos: S in (t)/E m = sen[  (t)]·cos[  ·t+  (t)] = 0,5·sen[  ·t+  (t)+  (t)] - 0,5·sen[  ·t+  (t)-  (t)]. Es decir: S in (t) = 0,5·E m ·sen[  ·t+  (t)+  (t)] - 0,5·E m ·sen[  ·t+  (t)-  (t)].

55 ATE-UO DCEC mej 54 Introducción a la Técnica de Outphasing (II) Hemos obtenido: S in (t)=E(t)·cos[  ·t+  (t)] se puede expresar como: S in (t) = 0,5·E m ·sen[  ·t+  (t)+  (t)] - 0,5·E m ·sen[  ·t+  (t)-  (t)], con  (t) = arcsen[E(t)/E m ], siendo 0   (t)   /2. Esto significa que puedo expresar una señal con cambio en su amplitud como diferencia de dos señales de amplitud constante desfasadas 2·  (t): S in (t) = S 1 (t) – S 2 (t) siendo: S 1 (t) = 0,5·E m ·sen[  ·t+  (t)+  (t)] S 2 (t) = 0,5·E m ·sen[  ·t+  (t)-  (t)] S 2 (t) -S 2 (t) S 1 (t) S in (t)  (t) Conclusión: con dos señales de amplitud constante se puede generar una de amplitud variable. Por tanto se pueden amplificar dos señales de amplitud constante (a máximo rendimiento) para dar una de amplitud variable.

56 ATE-UO DCEC mej 55 Introducción a la Técnica de Outphasing (III) AP1 Salida 1 S 1 (t) AP2 Salida 2 S 2 (t) S in (t) Separador ? k·S in (t) Combinador ? Hay que utilizar dos amplificadores idénticos. La realización del “separador” y del “combinador” es la clave.

57 Representamos las formas de onda más representativas: ATE-UO DCEC mej 56 Introducción a la Técnica de Outphasing (III) AP1 k·S 1 (t) S 1 (t) AP2 k·S 2 (t) S 2 (t) S in (t) Separador ? k·S in (t) Combinador ? k·S in (t) k·S 2 (t) k·S 1 (t) S in (t) S 2 (t) S 1 (t)

58 Detalle de las formas de onda : ATE-UO DCEC mej 57 Introducción a la Técnica de Outphasing (IV) s in t S1S1 t -S 2 t Referencia  (t) 0º 30º 60º 90º 120º t tAtA tAtA

59 Análisis de la Técnica de Outphasing (I) ATE-UO DCEC mej 58 Para hacer un análisis sencillo, vamos a suponer: - Que ambos amplificadores son idénticos. - Que ambos amplificadores son no lineales (por ejemplo, Clase D). - Que su comportamiento a la salida es de tipo “fuente de tensión”. - Que su estudio se realiza mediante fasores: S 1 (t) = 0,5·E m ·sen[  ·t+  (t)+  (t)] S 2 (t) = 0,5·E m ·sen[  ·t+  (t)-  (t)] v 1 (t) = V m ·e j·  (t) v 2 (t) = V m ·e -j·  (t) i RL + + V 2 (t) V 1 (t) RLRL Calculamos: v 1 (t) = V m ·e j·  (t) = V m ·[cos[  (t)] + j·sen[  (t)]] v 2 (t) = V m ·e -j·  (t) = V m ·[cos[  (t)] - j·sen[  (t)]] v 1 (t) - v 2 (t) = V m ·2·j·sen[  (t)] Por tanto: i RL = [v 1 (t) - v 2 (t)]/R L = V m ·2·j·sen[  (t)]/R L Z 1 = v 1 (t)/i RL = [cotg[  (t)]/j + 1]·R L /2  Z 1 = [1 - j·cotg[  (t)]]·R L /2 Z1Z1

60 Análisis de la Técnica de Outphasing (II) ATE-UO DCEC mej 59 i RL + + V 2 (t) V 1 (t) RLRL Partimos de: Z 1 = [1- j·cotg[  (t)]]·R L /2 = R L /2 + j·X C, siendo: X C = - cotg[  (t)]· R L /2 De igual forma: Z 2 = v 2 (t)/(-i RL ) = [1 + j·cotg[  (t)]]·R L /2 = R L /2 + j·X L, siendo: X L = cotg[  (t)]· R L /2 Z1Z1 Z2Z2 Z2Z2 i RL + R L /2 V 2 (t) XLXL V 1 (t) i RL + R L /2 XCXC Z1Z1

61 Análisis de la Técnica de Outphasing (III) ATE-UO DCEC mej 60 V 1 (t) + R L /2 XCXC Z1Z1 X c = - cotg[  (t)]· R L /2 V 1 (t) + RpRp X Cp Z1Z1 R p = R L /[2·sen 2 [  (t)]] X Cp = -R L /sen[2·  (t)] R p = R L /[2·sen 2 [  (t)]] X Lp = R L /sen[2·  (t)] + RpRp V 2 (t) X Lp Z2Z2 Transformación serie-paralelo X L = cotg[  (t)]· R L /2 Z2Z2 + R L /2 V 2 (t) XLXL Transformación serie-paralelo Cabe la posibilidad de compensar las reactancias colocando otras que resuenen con ellas. Como las reactancias dependen de  (que varía en función de la envolvente de la señal a amplificar), entonces la compensación sólo se realiza a un determinado valor de la envolvente.

62 Análisis de la Técnica de Outphasing (IV) ATE-UO DCEC mej 61 V 1 (t) + RpRp X Cp + RpRp V 2 (t) X Lp Adición de reactancias de compensación: V 1 (t) + RpRp X Cp X comp + RpRp V 2 (t) X Lp X comp AP1 +V CC RLRL AP2 +V CC v1v1 v2v2 + - v RL X comp Problema: la carga está flotante (no referida a masa) y en la realidad tiene un terminal referido a masa. Esto se puede solucionar con: - Un transformador. - Un inversor de impedancias.

63 Realización práctica del combinador para la Técnica de Outphasing (I) ATE-UO DCEC mej 62 Con transformador: AP1 +V CC AP2 +V CC v1v1 v2v2 + - v RL X comp RLRL 1:n Solución válida a relativamente baja frecuencia.

64 Realización práctica del combinador para la Técnica de Outphasing (II) ATE-UO DCEC mej 63 Con inversor de impedancias. Para estudiarlo, vamos a analizar una propiedad de los inversores de impedancia: Ecuaciones: Ley de Ohm: v RL = i s ·R L [1] v e = i e ·Z e [2] Balance de potencia en la línea de  4: i s = i e ·(Z e /R L ) 1/2 [3] Inversión de impedancias en la línea de  4: Z e = Z c 2 /R L [4] De [1]-[4] se obtiene: v e = i s ·Z c [5] Luego: i s = v e /Z c [6] RLRL /4 ZCZC VeVe + ZeZe ieie isis + - v RL El inversor de impedancias transforma la fuente de tensión ideal en una fuente de corriente ideal de valor i s = v e /Z c (existe un desfase de 90º entre i s e i e y, por tanto, también entre i s y v e ; este desfase no afecta a las conclusiones finales)

65 Realización práctica del combinador para la Técnica de Outphasing (III) ATE-UO DCEC mej 64 RLRL /4 ZCZC V e1 + i e1 i s1 + - v RL /4 ZCZC V e2 + i e2 i s2 Si combinamos dos inversores de impedancia con la salida en paralelo, obtenemos: Ecuaciones: Partimos de lo siguiente: i s1 = v e1 /Z c [7] i s2 = v e2 /Z c [8] Usando [7] y [8], obtenemos: v RL = (i s1 + i s2 )·R L = (v e1 + v e2 )·R L /Z c El inversor de impedancias facilita la suma de tensiones y además transforma su escala.

66 Realización práctica del combinador para la Técnica de Outphasing (IV) ATE-UO DCEC mej 65 Con inversor de impedancias: + - v RL AP1 +V CC AP2 (inv.) +V CC v1v1 -v 2 X comp /4, Z c RLRL El inversor de impedancias también se puede realizar con elementos discretos (L, C, L o C, L, C).

67 Realización práctica del circuito completo usando la Técnica de Outphasing ATE-UO DCEC mej 66 + - v RL AP1 +V CC AP2 (Inv.) +V CC v1v1 -v 2 X comp /4, Z c RLRL Entrada Separador (splitter) +  (t) Desfasador -  (t) Desfasador Esquema final con inversor de impedancias basado en líneas de transmisión: