La descarga está en progreso. Por favor, espere

La descarga está en progreso. Por favor, espere

FAMILIA CYCLONE II (ALTERA). Diagrama de bloques del Cyclone II.

Presentaciones similares


Presentación del tema: "FAMILIA CYCLONE II (ALTERA). Diagrama de bloques del Cyclone II."— Transcripción de la presentación:

1 FAMILIA CYCLONE II (ALTERA)

2 Diagrama de bloques del Cyclone II

3 Elemento lógico

4 Elemento lógico: aspectos importantes El registro programable puede emular la operación de un flip-flop D, JK o RS. El LE tiene tres salidas que pueden enviarse a los recursos globales de interconexión, al recurso local de interconexión o los accesos directos a otros LEs. Para funciones combinacionales, la LUT maneja directamente las salidas. La salida del registro puede realimentarse al mismo LE (nuevo!) Salida para cadena de registro (y entrada) facilita la implementación de registros de desplazamiento.

5 Elemento lógico: modo de operación normal

6 Modo de operación normal: aspectos importantes El modo normal es conveniente para implementación de lógica de propósito general. Cuatro entradas son conectadas a la LUT El compilador selecciona automáticamente si utiliza data 3 o carry En modo normal se pueden utilizar el registro y la lógica combinacional independientemente El modo normal soporta realimentación del FF al mismo LE.

7 Elemento lógico: modo de operación aritmético

8 Modo aritmético: aspectos importantes Orientado a la implementación de sumadores, contadores, acumuladores y comparadores. En modo aritmético se pueden utilizar la lógica combinacional y el registro para funciones no relacionadas. Es posible realimentar la salida del FF a la entrada del LE. El compilador crea la cadena de carry automáticamente

9 Estructura del LAB (Logic Array Block)

10 LAB: links de conexión directos

11 Multi Track: aspectos generales Las conexiones entre LEs, memorias, multiplicadores y dispositivos de entrada-salida, son provistas por los recursos de la Multi Track. Provee líneas de diferente velocidad para conexiones intra o inter bloques del diseño. Multi Track consiste de filas (direct links, R4 y R24) y columnas (register chains, C4 y C16) de interconexiones de distancias fijas.

12 Multi Track: interconexión de filas Rutean señales desde y hacia LABs, Memorias, PLLs y multiplicadores dentro de la misma fila. Los recursos incluyen: Interconexiones directas entre LABs y bloques adyacentes Interconexiones R4 que se expanden a través de 4 bloques Interconexiones R24 que dan acceso rápido en distancias del orden del dispositivo. Multi Track: interconexión de columnas Cada columna de LABs es servida por una columna de interconexión dedicada que rutea señales verticalmente entre LABs, bloques de memoria, multiplicadores y filas y columnas de bloques de I/O. Los recursos incluyen: Interconexiones para cadenas de registro dentro del LAB Interconexiones C4 que pueden conectar distancias de 4 bloques Interconexiones C16 que dan acceso rápido para líneas de ruteo vertical largas.

13 Multi Track: barrales de conexión R4

14 Multi Track: barrales de conexión C4

15 Distribución global de señales de reloj: Bloques de control

16 Distribución global de señales de reloj: Multiplexores para buses de reloj Cyclone II provee hasta 16 circuitos de clock globales. Se utilizan multiplexores para formar buses de 6 líneas para manejar columnas y filas de elementos de I/O y filas de LABs. Un multiplexor en el nivel LAB selecciona 2 de las 6 señales para alimentar los registros dentro del LAB.

17 Bloques de memoria embebidos Se trata de bloques denominados M4K que están distribuidos en columnas. Estos bloques proveen registros de entrada para sincronizar la escritura y registros de salida que permiten la operación en estructuras pipeline. Los registros de entrada pueden no utilizarse pero no los de salida. Ofrece las siguientes características: 4608 bits de RAM 250 MHz Operación puerto único o dual port verdadera o simple Emulación de registros de desplazamiento, memorias FIFO o ROM

18 Bloques de memoria embebidos: Características principales

19 Bloques de memoria embebidos: Características principales

20 Bloques de memoria embebidos: Modos de operación

21 Bloques de memoria embebidos: Interfaz

22 BLOQUES DE MEMORIA M4K Todos los bloques de memoria M4K soportan byte enable que enmascara el dato de entrada de tal forma que solo bytes específicos se escriben. Los bytes no escritos retienen los valores anteriores a la escritura. El valor por defecto es 1 (habilitada la escritura) Se soportan bytes enables cuando el dato de entrada es de 1, 2, 4, 8, 9, 16, 18, 32, o 36 bits. Cuando el dato de entrada es de 1, 2, 4, 8 y 9 bits, se comporta como un write enable redundante ya que el dato tiene un ancho menor o igual a un byte. Byte enable

23 Byte enable: Tabla resumen

24 BLOQUES DE MEMORIA M4K: Modos de operación Modo single port El modo single port soporta operaciones de lectura y escritura no simultáneas. Durante la operación de escritura los datos escritos están disponibles a la salida de la memoria. Cuando los registros de salida son puenteados, los nuevos datos están disponibles en el mismo flanco de reloj con que se los escribe. La memoria puede configurarse de la siguientes formas: 4K × 1 2K × 2 1K × × × × × × × 36

25 BLOQUES DE MEMORIA M4K: Modos de operación Modo single port: diagrama esquemático

26 BLOQUES DE MEMORIA M4K: Modos de operación Este modo soporta operaciones de lectura y escritura simultáneas. Se permiten diferentes anchos de puertos de lectura y escritura. Modo simple dual-port

27 BLOQUES DE MEMORIA M4K: Modos de operación Modo simple dual-port: diagrama esquemático

28 BLOQUES DE MEMORIA M4K: Modos de operación Modo true dual-port Este modo soporta cualquier combinación de operaciones de dos puertos: dos lecturas, dos escrituras o una lectura y una escritura a dos frecuencias de reloj diferentes. La configuración de bits más ancha in este modo es 256x16 bits (18 bits con paridad). Las salidas de la RAM están en lectura cuando se escribe. Esto significa que durante una operación de escritura, el dato escrito en el puerto A o B va a las salidas A o B respectivamente. La escritura a la misma dirección desde ambos puertos resulta en un dato desconocido. Este conflicto debe ser resuelto mediante lógica externa a la RAM

29 BLOQUES DE MEMORIA M4K: Modos de operación Modo true dual-port: configuraciones posibles

30 BLOQUES DE MEMORIA M4K: Modos de operación Modo true dual-port: diagrama esquemático

31 BLOQUES DE MEMORIA M4K: Modos de operación Modo shift register Los bloques de memoria pueden configurarse como registros de desplazamiento para aplicaciones DSP tales como filtros FIR, generadores de números aleatorios, auto correlación, etc. Estas aplicaciones requieren de almacenamiento local que se hace normalmente con flip-flops, lo cual es inconveniente para grandes registros. La memoria es más eficiente ya que ahorra recursos de interconexión y celdas lógicas. El tamaño (WxMxN) de un shift se determina mediante el ancho de entrada (w), la longitud de los taps (M) y el número de taps (N). Los bloques de memoria pueden se cascadeados para lograr registros más grandes.

32 BLOQUES DE MEMORIA M4K: Modos de operación Modo ROM Los bloques de memoria pueden emular ROM. Un archivo inicializa el contenido de la memoria. Las líneas de dirección de la ROM son registradas, las salidas pueden ser registradas o no. Las operaciones de lectura de la ROM son iguales a las de lectura de la single-port RAM. El bloque de memoria puede implementar una FIFO de clock único o doble. Las FIFO tienen siempre entradas síncronas pero las salidas son siempre combinacionales. Modo FIFO

33 BLOQUES DE MEMORIA M4K: Modos de operación Modo true dual port con clocks independientes

34 BLOQUES DE MEMORIA M4K: Modos de operación Modo true dual port con clock input/output

35 BLOQUES DE MEMORIA M4K: Modos de operación Modo simple dual port con clock input/output

36 Multiplicadores embebidos Cyclone 2 ofrece multiplicadores hard embebidos, orientados a aplicaciones en las cuales debe funcionar como plataforma DSP o como coprocesador matemático de un procesador principal. Además de los multiplicadores embebidos pueden implementarse En los bloques M4K multiplicadores soft, que amplían las capacidades del dispositivo. Están dispuestos en una o tres columnas dependiendo del dispositivo. Están rodeados por LABS

37 Multiplicadores embebidos

38

39 Multiplicadores embebidos: Arquitectura

40 Multiplicadores embebidos

41 Multiplicadores embebidos: modos de operación

42 Multiplicadores embebidos: Modo multiplicador de 18 bits

43 Multiplicadores embebidos: Modo multiplicador de 9 bits

44 Multiplicadores embebidos: interfaz

45 Lazos de enganche en fase (PLLs) embebidos Los dispositivos Cyclone II ofrecen hasta 4 PLLs embebidos para la generación robusta de señales de reloj para lógica interna, externa y para interfaces de entrada-salida. Como todo PLL puede usarse como sintetizador de frecuencias, permitiendo multiplicación y división de frecuencias, desplazamiento de fase y ciclo de trabajo programable.

46 PLLs embebidos: arquitectura

47 Estándares de entrada/salida

48

49

50 FAMILIA CYCLONE (ALTERA)

51 Diagrama de bloques del Cyclone

52 Resumen de recursos del Cyclone

53 Estructura del LAB del Cyclone

54 Elemento lógico del Cyclone

55 Bloque de memoria embebido

56 FAMILIA CYCLONE III (ALTERA)

57 Arquitectura del Cyclone III

58 Table 1. Cyclone III Device Overview Table DeviceLEsM9K Memory Blocks Total Memory (Mbits) MultipliersPLLsMaximum User I/O Pins EP3C55, EP3C1010, EP3C1615, EP3C2524, EP3C4039, EP3C5555, EP3C8081, EP3C120119, EP3CLS7070, EP3CLS100100, EP3CLS150150, EP3CLS200198, Resumen de recursos del Cyclone III

59 Elemento lógico del Cyclone III

60 LAB del Cyclone III

61 Memoria del Cyclone III

62 Multiplicadores embebidos del Cyclone III

63

64 FAMILIA CYCLONE IV (ALTERA)

65 Arquitectura del Cyclone IV

66 Resumen de recursos del Cyclone IV DeviceEP4CGX15EP4CGX22EP4CGX30EP4CGX50EP4CGX75EP4CGX110EP4CGX150 Logic Elements (LEs) 14,40021,28029,44049,88873,920109,424149,760 M9K Memory Blocks Embedded Memory (Kbits) ,0802,5024,1585,4906, Bit x 18-Bit Multipliers PCIe Hard IP Block PLLs (1) Transceiver I/Os Maxium User I/Os Maximum Differential Channels

67 Elemento lógico del Cyclone IV

68 LAB del Cyclone IV

69 Memoria del Cyclone IV

70 Multiplicadores embebidos del Cyclone IV


Descargar ppt "FAMILIA CYCLONE II (ALTERA). Diagrama de bloques del Cyclone II."

Presentaciones similares


Anuncios Google