Familia TTL. Introducción.

Presentación del tema: "Familia TTL. Introducción."— Transcripción de la presentación:

1 Familia TTL. Introducción.
En las familias lógicas anteriores a la TTL, la remoción de las cargas almacenadas en la base del transistor de salida era la principal limitante de velocidad. Dichas cargas impedían que el transistor de salida alcanzara rápidamente el corte cuando salía de la saturación (del 1 al 0 lógico en la salida) y eran removidas por un resistor Rb en la base del transistor o por recombinación de portadores en la región de base del mismo. Pero normalmente Rb era de alto valor óhmico y la recombinación es un proceso lento, por lo que la remoción no era rápida.

2 1. Circuito básico. Con la aparición de la familia TTL se superaron las limitaciones de velocidad de las lógicas anteriores. La puerta TTL básica, en su forma más simple, es la que se muestra, por ahora con una sola entrada: V 1 (OFF) 0 (ON) Puerta TTL básica CC I T1 T3 3,6 K 1,6 K R b c 5 VDC 1

3 Cuando VI es alta (1 lógico) la juntura EB de T1 (el transistor de entrada) estará inversamente polarizada permitiendo que fluya IB3 = IB1 hacia la base de T3 (el transistor de salida) a través de R. Entonces T3 estará saturado y su salida VO será baja (0 lógico = VCE(sat) ). Luego, cuando VI es baja (0 lógico), la juntura EB de T1 estará directamente polarizada y la salida de T1 será baja, T3 se corta y VO es alta (1 lógico). En consecuencia, el circuito básico TTL es un negador (NOT).

4 2. Entradas : transistor multiemisor.
En el circuito básico se pueden lograr entradas adicionales agregando transistores en paralelo a T1. +VCC R Rc T3 T11 T12 T13 VI1 VI2 VI3 VO Circuito básico TTL con 3 entradas.

5 Dichos transistores deberían tener unidos sus colectores y también sus bases, por lo que en su lugar se fabrica un solo transistor, de múltiples emisores. Si una de las entradas (cualquiera) está a nivel lógico 0, T3 estará cortado y V0 = 1 lógico. Si todas las entradas son 1 lógico, T3 estará en saturación y V0 será un 0 lógico. En consecuencia, el circuito básico con más de una entrada es una puerta NAND. C B E1 E2 E3 Transistor multiemisor

6 3. Configuraciones de salida.
Las puertas TTL están disponibles en 3 tipos de configuraciones de salida: 3.1. Salida en totem-pole (pull-up activo). 3.2. Salida en colector abierto (open- collector). 3.3. Salida de 3 estados (triestate).

7 3.1. Salida en totem-pole: pull-up activo.
La presencia de la capacitancia CO en la salida de la puerta TTL es otra limitante de su velocidad. CO es la carga capacitiva de la puerta y puede ser la suma de varias capacitancias en paralelo : la capacitancia de salida del transistor T3, más la capacitancia parásita del alambrado en la salida, más la capacitancia de entrada de cada una de las puertas conectadas como carga. V CC VO T3 1 K Rc R e CO

8 La salida VO de T3 se eleva entonces desde 0 a 1 lógico, con constante de tiempo RcCO, donde Rc es el pull-up (carga) pásivo. La constante podría reducirse disminuyendo Rc, pero ello incrementaría la potencia disipada en Rc y en T3, además de hacer más difícil la saturación de T3. Más conveniente es utilizar un pull-up activo: Rc es remplazado por un transistor (T4) más un diodo D, lo que a su vez hace necesario incluir un transistor T2 inversor de fase (Phase-splitter) para proveer de voltajes opuestos a las bases de T3 y T4. Estos dos últimos transistores forman un “par en totem” (totem-pole) que gracias a T2 actúan de modo que mientras uno está en corte el otro está en saturación y viceversa.

9 V CC I 1 I2 o D D1 D2 T1 T2 T3 T4 1 K 3,6 K 115 1,6 K Puerta NAND en configuración totem-pole, TTL. CI : 7400/4 R b c2 e c4 W 5 VDC

10 El diodo D provoca una caída de tensión que impide a T4 estar en saturación cuando T3 y T2 lo estén, que es lo que debe ocurrir cuando todas las entradas sean 1 lógico. T1 T2 T4 D T3 ON/OFF OFF/ON Puerta NAND/TTL, en bloques T1 : transistor de entrada, multiemisor. T2 : inversor de fase. T4 + D : pull-up activo. T3 : transistor de salida.

11 Los diodos puestos en las entradas son llamados diodos clamping; no tienen efecto sobre las condiciones de corriente contínua pero atenúan las tensiones transitorias negativas de ruido parásito y amortiguan las oscilaciones (ringing) que podrían causar cambios de estado no deseados. Ej.: una línea de transmisión mal adaptada en la entrada puede producir ringing. . t VI 1 Línea de transmisión diodo

12 3.2. Salida en colector abierto (open collector).
Se fabrican puertas TTL con salida en colector abierto (sin resistor en el colector) que pueden ser ponerse en conexión wired-AND (también llamada “lógica AND cableada” o “AND por conexión”) que consiste en unir las salidas de dos o más puertas a través de un mismo resistor de colector agregado externamente, con el fin de ahorrar puertas lógicas. Ejemplo: supongamos que se desea obtener una salida VO = (AB) (CD)

13 Utilizando solo puertas NAND serían necesarias 4 puertas :
AB CD AB CD A B C D

14 En cambio, se requerirían solo 2 puertas “open collector” para lograr la misma salida.
La unión de los colectores y el uso de una RC externa que es común a todas las puertas, permiten que si la salida A AB B AB CD C D CD Conexión wired-AND, símbolo. de una de ellas es 0 lógico entonces, independientemente del estado de las otras puertas, la salida será baja. Unicamente cuando todas las salidas sean altas, VO será alta. Es decir, se obtiene la función AND (de ahí el nombre “AND cableada”).

15 T3 V CC I1 I2 O D1 D2 T1 T2 1 K 3,6 K 1,6 K R b c2 e c CI 7401/4: puerta NAND/TTL de 2 entradas, salida open collector,en conexión wired-AND con otras dos puertas.

16 1 RC VCC información a transmitir P1 P3 P4 P2 P5 Puertas open collector en bus común Las puertas open collector se pueden usar, por ejemplo, para formar un bus común que transmita información binaria hasta una salida. Si se quiere transmitir un 1, o un 0, hasta la salida a través de P4, se deben poner a 1 las salidas de las puertas P1, P2 y P3. La puerta P5 permite la inversión de la salida del bus común.

17 Versión de octubre 2001. Continúa con: Salida Tristate. Datos desde el Manual de CI/TTL. Profesor B. Montecinos