Tema 5: Reconfiguración en FPGAs SRAM.

Presentación del tema: "Tema 5: Reconfiguración en FPGAs SRAM."— Transcripción de la presentación:

1 Tema 5: Reconfiguración en FPGAs SRAM.
15/09/2018 Curso de Doctorado: Microelectrónica Digital. Miguel Ángel Aguirre Echánove Departamento de Ingeniería Electrónica. Tema 5: Reconfiguración en FPGAs SRAM.

2 Indice de la presentación
Introducción. Objetivos de la reconfiguración Métodos de reconfiguración Reconfiguración Estática Reconfiguracón Dinámica RD Parcial Herramientas para RD Estado del arte 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

3 C. Doctorado: Microelectrónica Digital. Tema V
Introducción La FPGA tipo SRAM puede ser programada múltiples veces Puede ser programada en tiempos de ejecución Objetivos: Optimización del espacio efectivo Reducción de consumo 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

4 C. Doctorado: Microelectrónica Digital. Tema V
Aplicaciones Sistemas susceptibles de mejoras Prototipos, sistemas en desarrollo Sistemas con elementos activos e inactivos Sistemas multimedia Sistemas de difícil acceso Apliaciones espaciales 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

5 C. Doctorado: Microelectrónica Digital. Tema V
Aplicaciones Filtros adaptativos Redes neuronales Estimadores de movimiento Sistemas Operativos en Hardware Computadores de juegos de instrucciones dinámico 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

6 Teoría de la reconfiguración
Lectura y escritura Q Q Dato Mecanismo elemental SRAM 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

7 C. Doctorado: Microelectrónica Digital. Tema V
Q D Q CCLK Esquema serie monocontexto D Q D Q CCLK 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

8 C. Doctorado: Microelectrónica Digital. Tema V
Multicontexto Lectura y escritura Dato Q Mux M 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

9 Scheduling monocontexto
Tiempo de Reconfiguración C1 C2 C3 Cn Tiempo de Ejecución 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

10 Scheduling Multicontexto
Tiempo de Reconfiguración C1 C2 C3 Cn Tiempo de Ejecución 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

11 C. Doctorado: Microelectrónica Digital. Tema V
RD Multicontexto Se permite un cierto grado de automatización si se conmuta entre dos configuraciones cada ciclo de reloj T1 T2 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

12 C. Doctorado: Microelectrónica Digital. Tema V
Compartido 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

13 Arquitecturas de configuración
Esquema mapa de memoria 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

14 C. Doctorado: Microelectrónica Digital. Tema V
Atmel Xilinx-Virtex 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

15 C. Doctorado: Microelectrónica Digital. Tema V
Herramientas Bajo grado de automatización Solamente la creación del BitStream impide que se trabaje a muy bajo nivel 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

16 C. Doctorado: Microelectrónica Digital. Tema V
Modelo de Ejecución 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

17 Planificación espacial
Planificación de los recursos Uso de recursos especiales: Memorias Organización del área que se va a asignar a cada tarea: Condicionada por la arquitectura de reconfiguración Condicionada por las asimetrías de la arquitectura del dispositivo Condicionada por los puntos de conexión entre el área fija y el área modificada. 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

18 Sobrecoste de operaciones
Las técnicas de diseño para RDP (Reconfiguración Dinámica Parcial) se basan, fundamentalmente en la creación de macrobloques programados a bajo nivel. Se aconseja, para reducir tiempos de desarrollo utilizar arquitecturas de elementos expandibles. Esto reduce enormemente la capacidad de selección de arquitecturas de operadores 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

19 C. Doctorado: Microelectrónica Digital. Tema V
Conexionado Se deben cuidar la localización de los puntos de conexión con la parte fija. Ej: Orientación de las entradas-salidas Considerar las asimetrías del conexionado Ej: Las líneas de alcance 6 CLBS (Hex lines) de Virtex 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V

20 C. Doctorado: Microelectrónica Digital. Tema V
Conclusiones Diseñar sistemas con capacidad RD resulta ventajoso, si: Si se precisa flexibilidad en el diseño Si hay ganancia en determinadas tareas hardware junto con su tiempo de reconfiguración Si se admite un reparto ventajoso: Costo en área J Costo en tiempos de desarrollo L Costos de tiempos de ejecución K 15/09/2018 C. Doctorado: Microelectrónica Digital. Tema V