Diseño de Circuitos Digitales para Comunicaciones 7. Diseño de circuitos CMOS de baja potencia.

Presentación del tema: "Diseño de Circuitos Digitales para Comunicaciones 7. Diseño de circuitos CMOS de baja potencia."— Transcripción de la presentación:

1 Diseño de Circuitos Digitales para Comunicaciones 7. Diseño de circuitos CMOS de baja potencia

2 Diseño de Circuitos Digitales para Comunicaciones Disipación de Calor en los μP

3 Diseño de Circuitos Digitales para Comunicaciones Evolución de la densidad de potencia

4 Diseño de Circuitos Digitales para Comunicaciones Disipación de potencia en circuitos CMOS. Consumo de potencia dinámica: Carga y descarga de las capacidades. Corrientes en corto circuito: Durante la conmutación hay un camino de corriente entre V DD y GND.. Fugas: Corrientes de fuga de diodos y transistores

5 Diseño de Circuitos Digitales para Comunicaciones Consumo de potencia dinámica Ciclo completo: L → H, H → L

6 Diseño de Circuitos Digitales para Comunicaciones Consumo de Potencia Dinámica, f 0 → 1

7 Diseño de Circuitos Digitales para Comunicaciones El consumo de potencia depende de los datos

8 Diseño de Circuitos Digitales para Comunicaciones Probabilidades de transición de puertas básicas = (1 – P1) P1 = (1 – P0) P0

9 Diseño de Circuitos Digitales para Comunicaciones Probabilidad de transición de la puerta NOR de 2 entradas P

10 Diseño de Circuitos Digitales para Comunicaciones Circuitos dinámicos

11 Diseño de Circuitos Digitales para Comunicaciones NOR dinámica de 2 entradas

12 Diseño de Circuitos Digitales para Comunicaciones Probabilidad de transición de puertas dinámicas P(out = 0)

13 Diseño de Circuitos Digitales para Comunicaciones Carreras en circuitos CMOS estáticos A: 1 → 0 B: 0 → 0 C: 1 → 0 Instantáneamente X: 0 → 1 Tras un retardo. X = 0, C = 0 → Z = 1 espurio. X = 1, C = 0 → Z = 0

14 Diseño de Circuitos Digitales para Comunicaciones Cadena de puertas NAND

15 Diseño de Circuitos Digitales para Comunicaciones Circuito sumador

16 Diseño de Circuitos Digitales para Comunicaciones Soluciones para evitar las carreras

17 Diseño de Circuitos Digitales para Comunicaciones Corriente en cortocircuito (sólo en lógica estática) Energía consumida por período de conmutación:

18 Diseño de Circuitos Digitales para Comunicaciones Influencia de los tiempos de subida y bajada sobre la corriente en cortocircuito El peor caso Psc mínima: t r/f ‌ salida >> t r/f ‌ entrada: Solución local (a) (b) Vout Vin P lineal (a) P saturación (b)

19 Diseño de Circuitos Digitales para Comunicaciones La energía en cortocircuito en función de la relación de pendientes r = 1, Psc = 10 % Pdin (a) CL >>(b) CL << r = (t r/f │input) / (t r/f │output) V DD ↓ → Psc↓ Si V DD < Vtn + │Vtp│, Psc = 0

20 Diseño de Circuitos Digitales para Comunicaciones Consumo de potencia estática Lógica pseudo -NMOS

21 Diseño de Circuitos Digitales para Comunicaciones Corriente de fugas Pstat = Istat * V DD

22 Diseño de Circuitos Digitales para Comunicaciones Corriente sub-umbral Si V T ↓ → I D (V GS =0) ↑ │VT│ > 0.5 – 0.6 V

23 Diseño de Circuitos Digitales para Comunicaciones Análisis del consumo de potencia mediante SPICE Circuito integrador cuya salida es la potencia media, Vout = Pav k/C = V DD /T

24 Diseño de Circuitos Digitales para Comunicaciones Diseño para el peor caso

25 Diseño de Circuitos Digitales para Comunicaciones Potencia = C L *V DD 2 *P 0→1 *f = C EFF *V DD 2 *f. Si f es constante, la potencia disminuye si: 1.- VDD disminuye 2.- CEFF disminuye 2.a.- Capacidad física 2.b.- Actividad de conmutación 1.- Reducción de V DD

26 Diseño de Circuitos Digitales para Comunicaciones La disminución de V dd aumenta el retardo V DD ↓ → PDP↓ pero tp↑ V T = 0.7 V 56 – 44000 transistores

27 Diseño de Circuitos Digitales para Comunicaciones Disminución de la tensión umbral

28 Diseño de Circuitos Digitales para Comunicaciones 2.a.-Disminución de la capacidad física: dimensionamiento de los transistores (*) (*) Para mantener la velocidad constante:

29 Diseño de Circuitos Digitales para Comunicaciones Dimensionamiento de los transistores para minimizar el consumo de potencia N = 1 (r ≡ referencia) N t p,r = t p → Ejemplo: N =3, α=2: (Si W ↑, V DD ↓) N CLCL C L = C ext + N C int = C int (N + α)

30 Diseño de Circuitos Digitales para Comunicaciones Energía normalizada C L = C int (N + α),, C L,r = C int (1 + α) P t d = E = C L V DD 2 E r = C L,r V DD,r 2 = C int (1 + α)V DD,r 2 E = C int (N + α)V DD 2 = C int (N + α) V DD,r 2 2 C L,r Minimización de E: 3(N+α) 2 N 2 = 2N(N+α) 3,, 3N = 2 (N+α) → N = 2α

31 Diseño de Circuitos Digitales para Comunicaciones Dimensionamiento de los transistores = α = 2α= 2α = Cext / Cint C L = Cext + Cint C L = 0 C ext = C r + C fanout t p constante → (W/L)↑, V DD ↓ Sólo si α >1 (domina Cext) tiene sentido hacer transistores grandes

32 Diseño de Circuitos Digitales para Comunicaciones Reducción de la capacidad efectiva Área vs. potencia

33 Diseño de Circuitos Digitales para Comunicaciones 2.b.- Reducción de la actividad de conmutación:. Reordenamiento de señales. Lógica estática mejor que lógica dinámica Reordenamiento de las señales: A B x C Z P(A=1) = 0.5 P(B=1) = 0.2 P(C=1) = 0.1 P 0→1 (x) = (1-P A P B )P A P B = (1-0.5*0.2)(0.5*0.2) = 0.09 1 B C x A Z P 0→1 (x) = (1-P B P C )P B P C = (1-0.2*0.1)(0.2*0.1) = 0.0196 2