Tecnología CMOS Vicente Baena.

Presentación del tema: "Tecnología CMOS Vicente Baena."— Transcripción de la presentación:

1 Tecnología CMOS Vicente Baena

2 Transistores en tecnología CMOS
Para un sustrato tipo p Para evitar la aparición de diodos en directa: El sustrato p debe estar conectado a la tensión más negativa El pozo n debe estar conectado a la tensión más positiva Las difusiones p+/n+ de los sustratos disminuyen la resistencia de contacto Los transistores son simétricos

3 Proceso de Fabricación
Se parte de una oblea de silicio y sobre ella se crean las estructuras de los transistores e interconexiones

4 Proceso fotolitográfico
Mediante este proceso se crean las diferentes estructuras que componen el IC De forma simplificada consiste en: Se cubre la oblea con un material orgánico sensible a la luz Se exponen a la luz aquellas zonas deseadas mediante una máscara Las zonas expuestas se eliminan fácilmente mediante un ácido Las estructuras restantes sirven para delimitar áreas donde queremos eliminar óxido, metalizar, crear difusiones, etc...

5 Ejemplo: Creación del pozo n
Se parte de la oblea con sustrato p

6 Ejemplo: Creación del pozo n
Crecimiento de SiO2 (con O2 o H2O en un horno de oxidación)

7 Ejemplo: Creación del pozo n
Se añade una capa de resina fotosensible

8 Ejemplo: Creación del pozo n
Mediante una máscara se aplica luz ultravioleta sobre la resina (la resina se polimeriza en contacto con la luz)

9 Ejemplo: Creación del pozo n
Se elimina la resina polimerizada mediante un ácido

10 Ejemplo: Creación del pozo n
Se elimina el óxido descubierto con un ácido

11 Ejemplo: Creación del pozo n
Se elimina la resina sobrante mediante un ácido

12 Ejemplo: Creación del pozo n
Mediante difusión o implantación iónica se dopa el silicio descubierto con impurezas n formándose el pozo n.

13 Ejemplo: Creación del pozo n
Se retira el óxido de silicio

14 Creación de estructuras
Para la creación de estructuras mediante el proceso fotolitográfico, lo único que se necesita son las máscaras. Máscaras de los pozos n Máscaras de las difusiones Máscaras del polisilicio Etc... Los programas de layout: editores de máscaras

15 Secuencia de creación de transistores
La creación de pozos n es el primer paso. Lo siguiente es la creación de las puertas de los transistores. Se hace crecer un óxido fino de alta calidad y se recubre todo con una capa de polysilicio

16 Secuencia de creación de transistores
Usando la máscara de polisilicio se elimina el polisilicio no deseado y el óxido de puerta de debajo (la máscara del polisilicio sirve para el óxido de puerta)

17 Secuencia de creación de transistores
Usando la máscara de difusiones n+, se crean las difusiones de los transistores (para el transistor nMOS, no hacen falta dos máscaras, el polisilicio impide el paso del material dopante)

18 Secuencia de creación de transistores
Usando la máscara de difusiones p+, se crean las difusiones de los transistores (para el transistor pMOS, no hacen falta dos máscaras, el polisilicio impide el paso del material dopante)

19 Secuencia de creación de transistores
Se cubre todo con óxido grueso

20 Secuencia de creación de transistores
Con la máscara de los contactos se crean agujeros en el óxido

21 Secuencia de creación de transistores
Se recubre todo con metal (Aluminio generalmente)

22 Secuencia de creación de transistores
Mediante la máscara de metal, se quita de donde no haga falta

23 Secuencia de creación de transistores
Dependiendo de la tecnología pueden existir varios niveles de metal: metal 1, metal 2, metal 3,... Cuanto más grande es el número del metal, más lejos estará situado del sustrato. También pueden existir varios niveles de polisilicio

24 Reglas de diseño Las da el fabricante (un fichero con formato estándar) Son dependientes de la tecnología empleada El cumplimiento de las reglas de diseño asegura el funcionamiento del circuito incluso con los errores (tolerancias) de fabricación. Desajuste en el posicionamiento de las máscaras Suciedad Tolerancias de los procesos Ejemplos: Anchura mínima de una pista de metal 1 Separación mínima entre dos difusiones para asegurar que no entren en contacto tras la fabricación. Tamaño mínimo de la puerta de un transistor Dichas dimensiones pueden venir expresadas en micras, o en lambdas dependiendo de si la tecnología es escalable o no.

25 Microwind Es un editor de máscaras
Permite el chequeo de las reglas de diseño Permite la extracción de la netlist del circuito en formato SPICE Capacidades parásitas debido al layout Áreas de drenadores y fuentes de los transistores

26 Microwind Recomendaciones muy importantes:
Usar la versión de la página web Cargar el fichero de reglas de diseño adecuado: tsmc2p4m.rul En todo momento debe aparecer el texto “TSMC 2P4M” en la parte inferior Chequear las reglas de diseño en cada paso: Guardar en cada paso realizado Optimizar el área del layout ¿como? Intentando pegar al máximo los elementos cumpliendo las reglas de diseño Método de prueba y error

27 Microwind La paleta: En vez de seleccionar colores para pintar, se seleccionan capas Empezando por la fila superior podemos encontrar: Los contactos, compuestos de 3 elementos: La capa inferior a conectar La capa superior La vía (el agujero en el óxido) Transistores, resistencias, capacidades, etc.. Las etiquetas: definiciones lógicas de señales, útiles para la extracción de la netlist. Las capas, representadas mediante un color. Las casillas marcadas junto a las capas indican: Si está marcada: se puede trabajar con esta capa (ver, dibujar, borrar,...) Si no está marcada: La capa está protegida, aparecerá como transparente en el layout

28 Microwind Barra de botones: Abrir un diseño Guardar un diseño Pintar
Borrar Copiar Estirar o Mover Zoom Zoom al diseño completo Medir Chequear reglas de diseño

29 Microwind Generación de transistores: Selección del tipo (n o p)
Selección de W y L Genrate Device

30 Comentarios Finales Los contactos sólo se usan para conectar capas que están a diferentes niveles. El sustrato P es el fondo de color negro. Para la realización de la práctica: Para el paso 1: Los transistores P del esquemático tienen su sustrato conectado a la misma tensión El sustrato de un transistor P es su pozo n, por lo tanto ambos pozos deben estar conectados: Los pozos deben estar pegados o solapados Para el paso 3: Los transistores que genera Microwind vienen con las difusiones conectadas a metal 1: no hace falta añadir ningún contacto

31 Comentarios Finales Cuestionario: Q1: No redondeéis los resultados
Q2: El layout de los transistores es simétrico, al extraer la netlist MICROWIND puede haber elegido como drenador o fuente cualquiera de las dos difusiones. Q3: El área activa es el sumatorio de W*L de cada transistor El área real es el área de un rectángulo imaginario que engloba TODO el layout.