Arquitecturas AvanzadasCurso 07/08 Coherence Decoupling: Making Use of Incoherence Jaehyuk Huh y otros ASPLOS’04.

Slides:



Advertisements
Presentaciones similares
Características entrada solicitudes
Advertisements

A FAST ALGORITHM FOR DNA SEQUENCES.
AIC-P81 AIC – P8 Introducción al simulador LIMES.
CONTROLES ELÉCTRICOS Y AUTOMATIZACIÓN EE - 621
Fernando Escribano Pro 1º de Bachillerato
Multiprocesadores 3.1 Dominios de aplicación
Arquitectura de Computadores I
Base de Datos Distribuidas FUNDAMENTOS DE BASES DE DATOS DISTRIBUIDAS
Ana Lucia Farfan Estrada. Angela Aybar Rengifo.
Confiabilidad en Bases de Datos Distribuidas
Arquitecturas Paralelas 12-13
Unidad Didáctica I Clase II
Sistemas Distribuidos y Paralelos
Departamento de Ingeniería de Sistemas Universidad de Antioquia
Informática II 1 Diego Fernando Serna RestrepoSemestre 2011/2.
Ejecución de Programas
Sistemas Operativos Distribuidos
Memoria Compartida Distribuida
Arquitecturas Paralelas IF - EHU Arquitecturas Paralelas 7. Coherencia de Datos en computadores DSM - Introducción - Directorios de coherencia: MP/MC -
© Manuel ColladoVersiones-1 Control de versiones, configuración y cambios VCS: Version Control System SCM: Software Configuration Management.
Introducción a los Sistemas de Bases de Datos Distribuidos
Arquitecturas Paralelas 12-13
Algorítmo de Mapeo Directo
Tema 3 – Técnicas de Acceso Remoto y Seguridad Perimetral
Universidad de SonoraArquitectura de Computadoras1 PROGRAMA CION PARALELA Y DISTRIBUIDA PRESENTA: JESUS BECERRIL PACHECO MODELOS DE ACCESO A LA MEMORIA.
Memoria Organización del caché. Universidad de SonoraArquitectura de Computadoras2 Organización del caché Hasta ahora solo se ha visto la estrategia de.
Unidad 2: Organización del CPU
1 LENGUAJES LOGICOS IMPLEMENTACION CALCULO DE PREDICADOS PROLOG.
Peer 2 Peer Sistemas Operativos Distribuidos Alumno: Abel Santín.
Unidad VI: PRUEBAS DE HIPOTESIS
Estructura de Documento Atributos 1. Atributos Básicos id, class, style, title 2. Atributos para Internacionalización lang, xml:lang, dir 3. Atributos.
1 Gestión eficiente de la LSQ basada en mecanismos de filtrado Fernando Castro ArTeCS Group.
Memoria Retos de diseño. Universidad de SonoraArquitectura de Computadoras2 Fallas de caché Las fallas de caché disminuyen conforme se incrementa la asociatividad.
Conceptos y protocolos de enrutamiento. Capítulo 5
COMPORTAMIENTO PLÁSTICO: Deformación Plana
Memoria Compartida Distribuida
Pipelining Predicción dinámica de brincos. Universidad de SonoraArquitectura de Computadoras2 Introducción En base a la historia de la instrucción, predecir.
PROCESADORES SUPERESCALARES
Unidad 2: Segmentación Dependencias de Control Docente: ing. José Díaz Chow.
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
Overview Sistemas Computacionales
Soporte HW para Administración de Memoria Cecilia Hernández
Scheduling dinámico Algoritmo de Tomasulo.
TARDPCurso 05/06 Prophet/Critic Hybrid Branch Prediction Ayose Falcón, Stark, Ramirez, Lai y Valero ISCA’04 Pablo Carazo Minguela – Junio/2006.
Arquitecturas Paralelas
Administración de Bases de Datos
Conclusión del curso. Universidad de SonoraArquitectura de Computadoras2 Temas cubiertos Lenguaje ensamblador MIPS. Diseño de una CPU tradicional. Datapath.
introducción al lenguaje
Memoria virtual.
Introducción a las pruebas del software.
ArqAvaPresentaciónCurso 10/11 Departamento:Informática Aplicada (A.T.C.) (Bloque IV - Planta 4ª) Profesores: Pablo Carazo D4411
Tema 5: Multiprocesadores
Capa de Red4-1 Capítulo 4: Capa de Red  4. 1 Introducción  4.2 Circuitos virtuales y redes de datagramas  4.3 ¿Qué hay dentro de un router?  4.4 IP:
Algoritmos de Ruteo - Introducción Comunicación de Datos II – Aldo Rubiales Facultad de Ciencias Exactas - UNCPBA  La función principal de la capa de.
GAP GAP Parallel Architectures Group Grupo de Arquitecturas Paralelas Jornada d’Arquitectures per a Càlcul i Comunicacions Avançades, Feb.04 Valencia Metodología.
INSTITUTO TECNOLÓGICO BARÚ
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 20 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
Protocolos de Sondeo SNOOPY
PROCESADORES SUPERESCALARES
Tema 11 Bases de Datos y el Lenguaje SQL
Práctica Profesional PHP.
Proceso de resolución de un nombre de dominio. –Consultas recursivas. –Consultas iterativas. –Caché y TTL. –Recursividad y caché. Gustavo Antequera Rodríguez.
¿Cómo programar un Botón para agregar registros a una base de datos?
Pasos: Abrir el libro de Excel 1. Escribir los datos 2. Guardar el libro Abrir el Word 4. seleccionar destinatario 5. usar lista existente 6. insertar.
Economía Peruana Aspectos de Largo Plazo y Estrategias Inmediatas Luis Carranza Ugarte Ministro de Economía y Finanzas Septiembre, 2006.
Softlogia S.R.L. Formación de Recursos Humanos Java Server Faces Instructor: Martin R. Baspineiro.
2-icons-by-antrepo.html.
Arquitectura de Computadores
Hiperpipeline Superescalares Arquitectura de Computadoras 2012.
Arquitecturas Avanzadas Curso 07/08
Transcripción de la presentación:

Arquitecturas AvanzadasCurso 07/08 Coherence Decoupling: Making Use of Incoherence Jaehyuk Huh y otros ASPLOS’04

CoherenceDecouplingResumen2 Entorno:Multiprocesadores y coherencia de caches Idea:Read.Miss => Especular => Usar el dato inválido ¿Cómo?:1. Speculative Cache Lookup “Especula” 2. Protocolo seguro => “Valida y corrige” Beneficios:Rebaja mucho la falsa compartición Reduce mucho latencia en la compartición real Resultados:Especula OK el % Mejora global del 3..16% ¿Predictor de saltos?

CoherenceDecoupling Contenido3 INTRODUCCIÓN TRABAJOS PREVIOS COHERENCIA DESACOPLADA Introducción: Cambios arquitectura Parte relativa a Read Parte relativa a Update RESULTADOS CONCLUSIONES

CoherenceDecoupling Introducción (I)4 ReadMiss t ValorOK Elevada Latencia ReadMiss t Valor Especulado SCL ValorOK Protocolo seguro (MESI) Valor Verificado Deshacer especulación ? Tasa éxitos Ahorro éxito Gasto fracaso

CoherenceDecoupling Introducción (II)5 1.Primer valor encontrado en cache local (incluso Inválido) SCL: ¿Cómo especular? ABHDM3FE E Tag Línea ABCDI3FE E Tag Línea ¿OK? Mejora falsa compartición 2.Lo anterior + variantes de protocolos Actualización: Escribir (actualizar) sólo en líneas inválidas No necesaria fiabilidad y coherencia (validación) ¡ Incrementar tasa OK !

CoherenceDecoupling Cambios arquitecturales6 Similar a especulación de saltos y sobre todo (priorizar loads) Marcar load como especulativos Etiquetar instrucciones que dependen de un load especulativo Guardar en un buffer los datos especulados Mecanismo de recuperación load.s.20+.s.20*.s.20 reorderBuffer A especulado B valorOK

CoherenceDecoupling SCL: Componentes Read y Update7 Read CD Básico. Toma el 1º que encuentra CD-F Filtrar con estimador de fiabilidad Falla mucho => No especular Update CD-IA El dato se propaga en el mensaje de invalidar CD-C Lo mismo, pero comprimido (0, 1, -1) CD-N Broadcast valor tras N writes mismo nodo CD-W Ideal. Propaga dato si existen shared invalidos

CoherenceDecoupling Resultados8 FIN