A New Breed of Learning Tool Rafael S. García Nésmary Hernández Abdiel Avilés Advisor: Dr. B. Vélez
Procesador EASY I le ADDRESSBUSADDRESSBUS A0 A bus AB AC PC ALU DATABUSDATABUS DI le op is sel le sel ¿Será Necesario?
Procesador EASY I Formato de la instrucción (16 bits) IopcodeX I = Indirect bit
Procesador EASY I NameOpcodeActionI=0ActionI=1 Comp AC ← not AC AC <- not AC ShR AC ← AC / 2 BrN(i) AC < 0 - PC ← X AC < 0 - PC ← MEM[X] Jump(i) PC ← X PC ← MEM[X] Store(i) MEM[X] ← AC MEM[MEM[X]] ← AC Load(i) AC ← MEM[X] AC ← MEM[MEM[X]] And(i) AC ← AC and X AC ← AC and MEM[X] Add(i) AC ← AC + X AC ← AC + MEM[X] Instruction Set
Procesador EASY I ROM state AC DI 11 4 Data Paths Memory Unit control bus address bus data bus next state control point signals 5 Control Unit 11 2 DI
Investigación Definir una herramienta de trabajo para describir hardware. Definir una herramienta de trabajo para describir hardware. Implementar la arquitectura del EASY I. Implementar la arquitectura del EASY I. Implementación debe ser con propositos educativos. Implementación debe ser con propositos educativos.
EASY II RAN le ADDRESSBUSADDRESSBUS A0 A BUS AB AC PC ALU DATABUSDATABUS DI le op is sel le sel 0 1 le IR le Sign-Ext Logic sel SXT Instruction Register MUX No se necesita!!
EASY II RAN DI Sign Extended DI sel A BUS DI
EASY II RAN Control Unit
EASY II RAN Control Unit
EASY II RAN VHDL VHDL –VHSIC Hardware Description Language –Permite simular el diseño antes de implementarlo físicamente. –Utilizado por Intel, Motorola y IBM.
EASY II RAN Demostración Demostración
EASY II RAN Preguntas?