DECODIFICADOR -García Rosas Oscar -Landeros Jaime Francisco

Slides:



Advertisements
Presentaciones similares
DISEÑO DE CIRCUITOS COMBINATORIOS
Advertisements

BLOQUES SSI Y MSI.
2 Curso de Ingenieros de Telecomunicación Soluciones al examen 20 de Junio Con la llegada definitiva de la nueva moneda, el euro, se hace preciso.
CIRCUITOS COMBINACIONALES
Diseño de Circuitos Lógicos Secuenciales1
Prof. Edgardo Vargas Moya
Sistemas Digitales Tema 3.
Reloj Digital Diseño de un Reloj Horario Digital
SISTEMAS DE NUMERACIÓN Y CÓDIGOS
SISTEMAS DIGITALES INTRODUCCION
CLASE 6.
Unidad aritmético-lógica
Circuitos Combinacionales Comunes
Circuitos Combinacionales
COMPARAR DOS CÓDIGOS DE 8 BITS
Sistemas Secuenciales
 SON FUNCIONES LÓGICAS  REPRESENTADAS POR TABLAS DE VERDAD  SIMPLIFICABLES POR LÓGICA BOOLEANA  SIMPLIFICABLES POR KARNAUGH  APLICACIONES: funciones.
Diseño de un Controlador de Luces de un Semáforo
Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Octubre 2012 Sistemas Digitales Electrónica Digital I Hay una fuerza motriz.
Electrónica Digital.
Ing. Victor Manuel Mondragon M
Demultiplexor y Chip 74LS154
Departamento de Tecnología Curso: 4º E.S.O. I.E.S. Ana Mª Matute
Módulos combinacionales básicos
Tema 3: Lógica Combinacional (II): Ruta de Datos.
Alumno: Israel Espinosa Jiménez Matricula: Licenciatura: TIC Asignatura: Arquitectura de Computadoras Cuatrimestre: 4 Página 1 de 9.
OPERACIÓN DE CIRCUITOS ELECTRONICOS DIGITALES
Lógica de Transferencia de Datos
Organización del Computador I Verano MIPS (1 de 2) Basado en el capítulo 3 del libro de Patterson y Hennessy Verano 2004 Profesora Borensztejn.
CONVERSIONES DE CODIGO
EXAMEN CORTO SOBRE FLIP-FLOPS
Sistemas decimal, binario, octal y hexadecimal
Introducción a la Ingeniería en Sistemas
Integrantes del equipo “E”: Castañeda Martínez Carlos Montecillo Mancera Andrés Silva Alvares carolina.
Sistemas de numeración
Diseño lógico combinacional mediante VHDL
DEMULTIPLEXORES Y MULTIPLEXORES
ELECTRÓNICA Y AUTOMATISMOS Bloques combinacionales
Codificadores y Decodificadores
EJERCICIOS DE CIRCUITOS DIGITALES
Unidad aritmético-lógica
Circuitos Digitales I MÓDULOS COMBINACIONALES
ARQUITECTURA DE COMPUTADORES
Realizado por Carolina Rubio
Lógica Programable Electrónica Digital
Electrónica digital Instrumentacion2008/Clases/Logicas.ppt Rev
Circuitos Digitales MÓDULOS COMBINACIONALES
Sistemas Combinacionales Electrónica Digital Electrónica Básica José Ramón Sendra Sendra Dpto. de Ingeniería Electrónica y Automática ULPGC.
CLASE 5.
Circuitos Digitales.
Tarea02 Con la siguiente tabla se observa el desarrollo del decodificador para encender segmento a segmento.
Circuitos lógicos combinacionales
1 © UPM-ETSISI Tema 7.-Tecnología de las Estructuras y Subsistemas Lógicos Combinacionales © UPM-ETSISI Tema 7 Tecnología de las Estructuras y Subsistemas.
Sistema Numérico Binario Prof. Carlos Rodríguez Sánchez.
Circuitos lógicos combinacionales
ELECTRÓNICA DIGITAL.
1 Señales del bus. 2 Expansión del bus El tamaño (cantidad de líneas) del bus depende de talla de la data (Word, unidad de datos) que será transferido.
Circuitos Digitales I M.C. Aglay González Pacheco Saldaña
Germán Landinez Álvaro Del Toro Ronald Gutiérrez.
Ing. Tomas Martínez Martínez.
CIRCUITOS NO COMBINACIONALES
Compuertas lógicas INTRODUCCION
Unidad-3 Electrónica Digital
Subsistemas aritméticos y lógicos
Circuitos Combinacionales I
EL SISTEMA BINARIO GERARDO A. CAJAS G.. LA BASE 2 El BINARIO es un sistema posicional de numeración que permite representar cualquier número utilizando.
UNIDAD 3: SISTEMAS COMBINACIONALES Y SECUENCIALES UNIDAD 3: SISTEMAS COMBINACIONALES Y SECUENCIALES ING. GERARDO A. LEAL, MSC Unidad 3: Sistemas Combinacionales.
Tomás García González Universidad Nacional Autónoma de México Facultad de Contaduría y Administración Facultad de Contaduría y Administración Sistema de.
Sistema Numérico Binario Prof. Carlos Ortiz Muñoz.
Transcripción de la presentación:

DECODIFICADOR -García Rosas Oscar -Landeros Jaime Francisco -Nieto Ramirez Jesus Alejandro

Que es un decodificador? Un decodificador o descodificador es un circuito combinacional, cuya función es inversa a la del codificador, esto es, convierte un código binario de entrada (natural, BCD, etc.) de N bits de entrada y M líneas de salida (N puede ser cualquier entero y M es un entero menor o igual a 2N), tales que cada línea de salida será activada para una sola de las combinaciones posibles de entrada.

El decodificador recibe en su entrada el número que será visualizado en el display. Posee 7 salidas, una para cada segmento. Para un valor de entrada, cada salida toma un estado determinado (activada o desactivada).  La entrada consiste en 4 patas o pines donde el decodificador recibe los números binarios. Podemos ingresar valores de 0 a 9 en formato binario. 

Como es un decodificador 74LS47? Entradas: 4 pines de entrada para ingresar el dígito a mostrar en binario. Salidas: 7 pines de salida, uno para cada segmento. Control: 3 pines de control. Por el momentos no entraremos en detalle para que se utilizan. Alimentación: 2 pines para alimentación, fuente (+) y fuente (-).  

El 'LS48 traduce 4 líneas de datos de entrada en BCD (8421) en códigos numéricos de 7 segmentos y provee a las 7 correspondientes salidas de resistencias pull-up. estas salidas pueden servir como señales lógicas, con una salida HIGH (estado alto) correspondiente al segmento encendido, o puede proveer 1,3 mA para activar el segmento a través de la base de un transistor npn. Las entradas auxiliares proveen prueba de lámpara, parpadeó y funciones de supresión de cero.

Un circuito decodificador completo genera todos los productos fundamentales (mini términos) de las variables de entrada. Cuando las salidas del decodificador son activas a nivel bajo, para realizar la función en suma de productos basta con conectar las salidas correspondientes a los mini términos de la función usando puertas NAND:

Por ejemplo para 4 bits (X, Y, Z, W) A veces puede ocurrir que necesitemos decodificar más líneas de las que nos permite nuestro circuito, se bebe entonces construir un decodificador de mayor tamaño usando decodificadores de menor tamaño: Por ejemplo para 4 bits (X, Y, Z, W) TABLA DE VERDAD ENTRADA SEGMENTOS A1 B1 C1 D1 A B C D E F G 1