A FAST ALGORITHM FOR DNA SEQUENCES.

Slides:



Advertisements
Presentaciones similares
Procesadores Superescalares
Advertisements

Internet y tecnologías web
Alumno: Roy R. Mercado Núñez
TEMA 2 Arquitectura de un Ordenador
3.4.- Administración de Memoria Virtual.
Organización de la Memoria.
Fermín Sánchez Carracedo Universitat Politècnica de Catalunya
Ana Lucia Farfan Estrada. Angela Aybar Rengifo.
Introducción a los Sistemas Operativos Memoria Virtual
Modelo de procesos de dos estados
Seminario de Extracción de Información DAPPER: The Data Mapper Rubén Izquierdo Beviá Departamento de Lenguajes y Sistemas Informáticos
Arquitectura de Computadores
Pipelines: Riesgos.
LECCIÓN 10. INTRODUCCIÓN AL CONTROL MICROPROGRAMADO
Arquitectura de Computadores Curso 2011 / 2012 Primer semestre Grado en Ingeniería de Computadores.
Programación en Lenguaje Ensamblador.
ADMINISTRACIÓN DE MEMORIA
El nivel de la Microprogramación
PROGRAMACION 2 MICROCONTROLADORES BASIC STAMP.
Circuitos Combinacionales Comunes
Composición Interna de un Procesador
Teoría de Sistemas Operativos
Gustavo Andrés Uribe Gómez
Aritmética y Computadores. Refresco de aritmética binaria. Operaciones aritméticas y lógicas. Construcción de una ALU para MIPS. Multiplicación y División.
Arquitectura del Computador
Registros y Contadores
ARQUITECTURA DE LOS MICROPROCESADORES DE 8 BITS
Administración de memoria
Instrucciones: FORMATO DE INSTRUCCIONES
MICRO de 8 bits Funcionamiento interno de un microprocesador de 8 bits. Para comprender mejor el funcionamiento, interno de un microprocesador , se propone.
Administración de Memoria Memoria Virtual
Pipelining Predicción dinámica de brincos. Universidad de SonoraArquitectura de Computadoras2 Introducción En base a la historia de la instrucción, predecir.
PROCESADORES SUPERESCALARES
Unidad 2: Segmentación Dependencias de Control Docente: ing. José Díaz Chow.
Gustavo Andrés Uribe Gómez
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 18 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
Administración de la memoria
Memoria Cachés. Universidad de SonoraArquitectura de Computadoras2 Introducción Caché es el nivel de memoria situada entre el procesador y la memoria.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 13.
Tema 10.3: Asignación de Espacio No Contiguo. Tema 10.3: 2 Silberschatz, Galvin and Gagne ©2005 Fundamentos de los Computadores (ITT, Sist. Electr.),
Asignación de Espacio No Contiguo
MICROCONTROLADORES NOCIONES BÁSICAS. ¿QUÉ ES UN MICROCONTROLADOR? MICROCONTROLADOR = MICROPROCESADOR + MEMORIA + PERIFERICOS.
Tema 1: DATOS Y REGISTROS
Diseño de la Unidad de Control Multiciclo: Microprogramación
Ing. María Rosa Dámaso Ríos1 MEMORIA PRINCIPAL Y SECUNDARIA Quinta Semana.
Memoria virtual. Introducción Muchos procesos, una memoria Programas demasiado grandes para caber en memoria principal Espacio de direccionamiento mucho.
Memoria virtual.
Memoria Principal Memoria de acceso aleatorio. La unidad de memoria y jerarquías de almacenamiento Unidades de Almacenamiento. La unidad de memoria es.
El procesador Diseño del control.
La unidad central de procesos o CPU
Microprocesadores II PIC16C5X Ing. Nelwi Báez.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 20 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 10.
ARQUITECTURA DE COMPUTADORES Semestre A-2009 Clase 17 La mayor parte del contenido de estas láminas, ha sido extraído del libro Computer Organization and.
Modos de direccionamiento
ALMACENAMIENTO DE DATOS. Son componentes que leen o escriben datos en medios o soportes de almacenamiento, y juntos conforman lamemoria o almacenamiento.
Arquitectura de Computadores I
INTEGRANTES: JOSE ESTEVEZ _HUGO ANDRADE CURSO: 5TO “B”
CONJUNTO DE INSTRUCCIONES Maquinas Digitales
REPUBLICA BOLIVARIANA DE VENEZUELA UNIVERSIDAD ALONSO DE OJEDA FACULTAD DE INGENIERÍA ESCUELA DE COMPUTACIÓN ING. PROF. LEONEL SEQUERA MEMORIAS.
3.4 PROCESAMIENTO DE LAS INSTRUCCIONES DE SALTO
José Alvarado – Cristian Anzola
Arquitectura de Computadores
 Inicio/Final Se utiliza para indicar el inicio y el final de un diagrama; del Inicio sólo puede salir una línea de flujo y al Final sólo debe llegar.
Gestión de Memoria – Parte 2
Arquitectura de Computadores IIC 2342 Semestre Rubén Mitnik Pontificia Universidad Católica de Chile Escuela de Ingeniería Departamento de Ciencia.
El proceso ensamblador. José Luis Vergara Soberanis.
Omar Herrera Caamal Rigoberto Lizárraga Luis Cetina Luna.
P ROCESO DE E NSAMBLADO Cámara Vázquez Berenice Rubí.
Katty Evangelina Hipólito Chi.   Aunque cada maquina tiene un lenguaje ensamblador distinto, el proceso de ensamblador tiene suficiente similitudes.
Transcripción de la presentación:

A FAST ALGORITHM FOR DNA SEQUENCES. SIMULADOR DE TÉCNICAS DE PREDICCIÓN DINÁMICA Rubén Avendaño - Vicente Arnau E-mail: Vicente.Arnau@uv.es Página Web: http://www.uv.es/~varnau/ HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. PREDICTORES REALIZADOS: BTB (Brach Target Buffer). Dos niveles de historia. Siguiente línea de cache. Predictor basado en el camino recorrido Incorpora un simulador de lenguaje de programación DLX. HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. Bits de predicción. Contadores saturados de 2 bits. El bit de mayor peso nos indicara la predicción. HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. Branch Target Buffer. Características: Utiliza los n bits menos significativos para direccionar una tabla de predicción. Memoria asociativa de 2n entradas que guarda información sobre la predicción de cada instrucción de salto y la dirección de salto. El número de bits necesarios para realizar este predictor será de Nº de bits = [2n * (2 + 32)] bits HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. Predictor de 2 niveles de historia. Características: Utiliza los n bits menos significativos para direccionar una tabla de registros de desplazamiento de m bits, que almacenar la historia de las últimas m veces que fue ejecutado un salto. Para dada registro tenemos una tabla de 2m contadores saturados. El número total de bits que utiliza es Nº de bits = [2n * (m + 32) + 2n * 2m * 2] bits HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. Predictor de Siguiente línea de caché. I. Características: A cada línea de cache le añadimos unos bits adicionales que nos informarán de la predicción, siguiente línea de cache y posición de la instrucción a la que se salta. El número total de bits que utiliza es Nº de bits = [2n * (2+n+k)] bits HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. Predictor de Siguiente línea de caché. II. Características: Ahora utilizamos una tabla auxiliar de predicción, que contendrá la predicción, siguiente línea de cache si se salta y posición de la instrucción a la que se salta en esta línea. El número total de bits que utiliza para la tabla de predicción es de: Nº de bits = [2m * (2+n+k)] bits Ahora tenemos colisiones. HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. Predictor basado en el camino recorrido. Características: Este predictor guarda información a cerca del flujo del programa. Utilizaremos un número n de bits para etiquetar cada uno de los bloques básicos (instrucciones de salto) por lo que puede transitar el programa. Usaremos un registro de historia, que será un registro de desplazamiento de k*n bits, don el valor k nos informará del número de bloques que queremos recordar y n el número de bits que usaremos para codificarlos. El número total de bits que utiliza es: (k*n + 2k*n * (2+32)) bits. HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. LIMITACIONES DEL SIMULADOR. Brach Target Buffer Dos niveles de historia Nº entradas: 4, 8, 16, 32, 64 Nº de bits de Historia: 2 a 6 NLS I NLS II PCR Nº de líneas de cache: 8, 16, 32, 64 Nº de registros: 2, 3 Nº de instrucciones por línea: 2, 4, 8 Nº de instrucciones por línea: 2, 4, 8 Nº de bits por registro: 2, 3 Nº de líneas de la tabla de predicción: 2, 4,8 HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. EL PREDICTOR HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. EL PREDICTOR. Branch Target Buffer. HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. EL PREDICTOR. Dos Niveles de Historia. I. HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. EL PREDICTOR. Siguiente Línea de cache. Me. I. HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. EL PREDICTOR. Siguiente Línea de cache. Me. II. HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. EL PREDICTOR. Camino Recorrido. HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. SALIDA DE RESULTADOS: HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. AGRADECIMIENTOS: El presente trabajo ha sido motivado principalmente por la lectura del report interno de la Universidad Politécnica de Barcelona UPC-CEPBA-1996-11, escrito por José Gonzáles y Antonio González [8]. Este trabajo ha sido financiado por la MCYT (grant no. TIC2003-08154-C06-04). HiCOMB 2003 - Vicente Arnau & Ignacio Marín.

A FAST ALGORITHM FOR DNA SEQUENCES. SIMULADOR DE TÉCNICAS DE PREDICCIÓN DINÁMICA Rubén Avendaño - Vicente Arnau E-mail: Vicente.Arnau@uv.es Página Web: http://www.uv.es/~varnau/ HiCOMB 2003 - Vicente Arnau & Ignacio Marín.