[ Sistemas Digitales ] Memorias D.Mery 1 Arquitectura de Computadores Celda de memoria BC entrada seleccionar salida leer/escribir (1/0)

[ Sistemas Digitales ] Memorias D.Mery 2 Arquitectura de Computadores entrada salida leer/escribir (1/0) seleccionar S R Q Celda de memoria BC entrada seleccionar salida leer/escribir (1/0)

[ Sistemas Digitales ] Memorias D.Mery 3 Arquitectura de Computadores BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2×4 D0D0 D1D1 D2D2 D3D3 A0A0 A1A1 Unidad de memoria de 4 × 3 bits

[ Sistemas Digitales ] Memorias D.Mery 4 Arquitectura de Computadores BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2×4 D0D0 D1D1 D2D2 D3D3 A0A0 A1A1 A0A0 A1A1 D0D0 D1D1 D2D2 D3D Decoder 2×4

[ Sistemas Digitales ] Memorias D.Mery 5 Arquitectura de Computadores BC Dato de entrada (3 bits) Dato de salida leer/escribir Entrada de selección de memoria Decoder 2×4 D0D0 D1D1 D2D2 D3D3 A 0 = 1 A 1 = 0 Unidad de memoria de 4 × 3 bits

[ Sistemas Digitales ] Memorias D.Mery 6 Arquitectura de Computadores Unidad de memoria de 8 × 8 bits

[ Sistemas Digitales ] Memorias D.Mery 7 Arquitectura de Computadores Unidad de memoria de 128 × 8 bits

[ Sistemas Digitales ] Memorias D.Mery 8 Arquitectura de Computadores Unidad de memoria RAM (random access memory)

[ Sistemas Digitales ] Memorias D.Mery 9 Arquitectura de Computadores Unidad de memoria de 1024 × 16 bits

[ Sistemas Digitales ] Memorias D.Mery 10 Arquitectura de Computadores Celda de memoria

[ Sistemas Digitales ] Memorias D.Mery 11 Arquitectura de Computadores RAM bit slice

[ Sistemas Digitales ] Memorias D.Mery 12 Arquitectura de Computadores Buffer Three-state IN OUT EN = 0 IN OUT EN = 1 Esquema eléctrico EN: enable IN: input OUT: output

[ Sistemas Digitales ] Memorias D.Mery 13 Arquitectura de Computadores Buffer Three-state EN: enable IN: input OUT: output Diagrama Tabla de verdad

[ Sistemas Digitales ] Memorias D.Mery 14 Arquitectura de Computadores Buffer Three-state Diagrama Tabla de verdad

[ Sistemas Digitales ] Memorias D.Mery 15 Arquitectura de Computadores 16 x 1 RAM

[ Sistemas Digitales ] Memorias D.Mery 16 Arquitectura de Computadores 16 x 1 RAM usando celdas de 4 x 4

[ Sistemas Digitales ] Memorias D.Mery 17 Arquitectura de Computadores Chip 64 x 8 RAM

[ Sistemas Digitales ] Memorias D.Mery 18 Arquitectura de Computadores 64 x 256 RAM usando 4 chips 64 x 8 RAM

[ Sistemas Digitales ] Memorias D.Mery 19 Arquitectura de Computadores 64 x 16 RAM usando 2 chips 64 x 8 RAM

[ Sistemas Digitales ] Memorias D.Mery 20 Arquitectura de Computadores Memoria ROM (read only memory)

[ Sistemas Digitales ] Memorias D.Mery 21 Arquitectura de Computadores Lógica interna de una ROM de 32 × 8

[ Sistemas Digitales ] Memorias D.Mery 22 Arquitectura de Computadores ROM de 32 × 8 Ejemplo de tabla de verdad

[ Sistemas Digitales ] Memorias D.Mery 23 Arquitectura de Computadores Programación de ROM de 32 × 8 del ejemplo anterior

[ Sistemas Digitales ] Memorias D.Mery 24 Arquitectura de Computadores Fábrica Kingston (Shangai) 2.5 millones de módulos al mes

[ Sistemas Digitales ] Memorias D.Mery 25 Arquitectura de Computadores La fábrica por dentro

[ Sistemas Digitales ] Memorias D.Mery 26 Arquitectura de Computadores Panel con 8 módulos de memoria

[ Sistemas Digitales ] Memorias D.Mery 27 Arquitectura de Computadores Panel ingresando a la etapa de soldadura

[ Sistemas Digitales ] Memorias D.Mery 28 Arquitectura de Computadores Inspección de defectos en la soldadura

[ Sistemas Digitales ] Memorias D.Mery 29 Arquitectura de Computadores Etiquetado de los módulos

[ Sistemas Digitales ] Memorias D.Mery 30 Arquitectura de Computadores Test

[ Sistemas Digitales ] Memorias D.Mery 31 Arquitectura de Computadores Sección de control de calidad: test por módulo y en PC

[ Sistemas Digitales ] Memorias D.Mery 32 Arquitectura de Computadores Etiquetado final