Desde 1953 se propuso su fabricación (5 años después de los BJT), aunque su fabricación fue posible hasta mediados de los años 60's. Tipos de transistores.

Presentación del tema: "Desde 1953 se propuso su fabricación (5 años después de los BJT), aunque su fabricación fue posible hasta mediados de los años 60's. Tipos de transistores."— Transcripción de la presentación:

1 Desde 1953 se propuso su fabricación (5 años después de los BJT), aunque su fabricación fue posible hasta mediados de los años 60's. Tipos de transistores de efecto campo JFET (Junction Field-Effect Transistor) usa una unión p-n MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) usa un aislante (normalmente SiO2). MESFET (Metal-Semiconductor Field Effect Transistor) substituye la juntura del JFET con una barrera Schottky. HEMT (High Electron Mobility Transistor), también denominado HFET (heterostructure FET), la banda de material dopada con “huecos" forma el aislante entre la puerta y el cuerpo del transistor. MODFET (Modulation-Doped Field Effect Transistor) IGBT (Insulated-gate bipolar transistor) es un dispositivo para control de potencia. Son comunmente usados cuando el rango de voltaje drenaje-fuente está entre los 200 a 3000V. Aún así los Power MOSFET todavía son los dispositivos más utilizados en el rango de tensiones drenaje-fuente de 1 a 200V. FREDFET es un FET especializado diseñado para otorgar una recuperación ultra rápida del transistor. DNAFET es un tipo especializado de FET que actúa como biosensor, usando una puerta fabricada de moléculas de ADN de una cadena para detectar cadenas de ADN iguales Transistor FET Tiene una resistencia de entrada extremadamente alta (casi 100M). Hasta cierto punto es inmune a la radiación. Es menos ruidoso. Puede operarse para proporcionar una mayor estabilidad térmica. lunes, octubre 6, 10:57 AM

2 p n p Fuente (Source) D Drenaje (Drain) S Puerta (Gate) G JFET (Efecto de campo de unión) S D G lunes, octubre 6, 10:57 AM

3 p n p DS G JFET (Efecto de campo de unión) G VDSIDS S D G i DS, mA v DS, V I po V po V GS = 0 V + lunes, octubre 6, 10:57 AM

4 Transistor JFET Ya en 1925, se había visualizado el JFET y para mediados de los años 30 se patentó la teoría de funcionamiento del dispositivo. Sin embargo, la tecnología del momento no permitió producir los cristeles dopados con la precisión requerida y por ello hasta mediados de los años 60 que se contó con el primer JFET práctico. Motorola: BFR31 G:gate D:Drain S:Source lunes, octubre 6, 10:57 AM

5 Motorola: BFR31 V P0 = 3.5 V (pinch-off) I P0 = 5 mA Voltaje de estrangulamiento: V P = V P0 + V GS Saturación V DS > V P = V P0 + V GS i DS = I P0 v GS v P0 1 + 2 i DS = I P0 v GS v P0 1 - 2 Con V P0 > 0 Con V P0 < 0 i DS = 2.55 mA VCR: Resistencia controlada por Voltaje r DS ≈ 2I P0 (V GS + V P0 ) V P0 2 I P0 = I DSS lunes, octubre 6, 10:57 AM

6 R D = 8.67 K Ω i DS = I P0 v GS v P0 1 + 2 i DS = v GS = 2.7 M Ω 30 V BFR31 R S =1K Ω 1 1 i DS = - V GS 1K Ω 1 0 =2.7M i G + V GS + 1K i DS iG 0 = 0 1.55 mA -1.55 V i DS = - V GS 1K Ω i DSQ Δi DSQ2 ¿Cómo reducir Δi DSQ ? Δi DSQ v DS = 15 V 1-Aumentando el valor de RS ¿Cómo mantener el valor de i DSQ ? lunes, octubre 6, 10:58 AM

7 R D = 8.67 K Ω i DS = I P0 v GS v P0 1 + 2 i DS = v GS = 2.7 M Ω 30 V BFR31 R S =1K Ω 1 1 i DS = - V GS 1K Ω 1 0 =2.7M i G + V GS + 1K i DS iG 0 = 0 1.55 mA -1.55 V i DS = - V GS 1K Ω Δi DSQ2 ¿Cómo reducir Δi DSQ ? Δi DSQ v DS = 15 V 1-Aumentando el valor de RS ¿Cómo mantener el valor de i DSQ ? v GG 2.7 M Ω 30 V BFR31 RSRS V GG + - 1 V GG =2.7M i G + V GS + R S i DS 1 i DS = V GG - V GS R S lunes, octubre 6, 10:58 AM

8 i DS = I P0 v GS v P0 1 + 2 Δi DSQ2 v GG R2R2 30 V BFR31 RSRS RDRD R1R1 1.4 mA > i DS > 0.95 mA i DS = 1.4 mA i PO = 5 mA v PO = 3.5 V v GS = -1.65 V i DS = 0.95 mA i PO = 1.1 mA v PO = 1.2 V v GS = -0.085 V V GG = V GS + R S i DS V GG -1.65 V 1.4 mA V GG = V GS + R S i DS -0.085 V 0.95 mA V GG = R S = 3.22 V 3.47KΩ R D = i DS = 1.4 mA y v DS = 15 V => 7.24 KΩ R2R2 R 1 + R 2 V GG = 30 V 3.22 V R 1 = 26.78 MΩ R 2 = 3.22 MΩ lunes, octubre 6, 10:58 AM

9

10 Aplicaciones Inventado en 1960, Laboratorios Bell, la forma más habitual de emplear transistores MOSFET es en circuitos de tipo CMOS, consistentes en el uso de transistores pMOS y nMOS complementarios Las aplicaciones de MOSFET discretos más comunes son: Resistencia controlada por tensión. Circuitos de conmutación de potencia (HEXFET, FREDFET, etc). Mezcladores de frecuencia, con MOSFET de doble puerta. Transistor MOSFET (Metal-Oxide-Semiconductor FET) Características: Consumo en modo estático muy bajo. Tamaño muy inferior al transistor bipolar (actualmente del orden de media micra). Gran capacidad de integración debido a su reducido tamaño. Funcionamiento por tensión. Un circuito realizado con MOSFET no necesita resistencias, con el ahorro de superficie que conlleva. lunes, octubre 6, 10:58 AM

11 p DS Sustrato MOSFET G VGS + n n+ lunes, octubre 6, 10:58 AM

12 p D S Sustrato MOSFET G VGS + n+ VDS + i DS, mA v DS, V V GS > V Tn n+ lunes, octubre 6, 10:58 AM

13 V DS > v GS - V TN i DS = k n (v GS – V TN ) 2 r DS ≈ 2k n (v GS - V TN ) 1 VCR: Resistencia controlada por Voltaje V th = V TN Saturación k n = μ n C ox W 2 L μ n : Movilidad de los portadores en el canal C ox : Capacitancia del óxido metálico W: Ancho del canal L: Longitud del canal p DS Sustrato G n+ lunes, octubre 6, 10:58 AM

14 i DS v GS I P0 -V P0 JFET Canal n i DS v GS I P0 V TN MOSFET (Empobrecimiento - depletion) v GS i DS V TN MOSFET (Enriquecimiento - enhancement) i DS = I P0 v GS v P0 1 + 2 i DS = k n (v GS – V TN ) 2 lunes, octubre 6, 10:58 AM -I P0 V P0 JFET Canal p i DS = -I P0 v GS v P0 1 - 2

15 ApMOSnMOSQ VSSonoff VDDoffon VDD VSS Inversor Lógico CMOS ViVi VoVo AQ 01 10 VSS = 0 lógico VDD = 1 lógico i DS = k n (v GS – V TN ) 2 v GS i DS nMOSFET (Enriquecimiento - enhancement) pMOS nMOS V TN pMOSFET (Enriquecimiento - enhancement) V SS V DD lunes, octubre 6, 10:58 AM

16 RDRD + 10 MRF150 RG i DS = k n (v GS – V TN ) 2 k n = 1.25 A/V 2 V TN = 3 V V DS = v GS I G = 0 Encuentre el valor de R D para garantizar un V DS de 5V => i DS = 1.25 (v DS – 3) 2 i DS = R D = 5 A 1Ω 10 = V DS + R D i DS Δ i DS lunes, octubre 6, 10:58 AM

17 v GG R2R2 30 V MRF150 RSRS R D = 1.2 Ω R1R1 5.5 A > i DS > 4.5 A i DS = 5.5 k n = 1.25 A/V 2 v TN = 1 V v GS = 3.1 V i DS = 4.5 k n = 1.25 A/V 2 v TN = 5 V v GS = 6.89 V V GG = V GS + R S i DS V GG 3.1 V 5.5 A V GG = V GS + R S i DS 6.89 V 4.5 A V GG = R S = 24 V 3.79 Ω V DS = i DS = 5.5 A => 2.55 V R2R2 R 1 + R 2 V GG = 30 V 24 V R 1 = 6 MΩ R 2 = 24 MΩ i DS = k n (v GS – V TN ) 2 Δi DS lunes, octubre 6, 10:58 AM

18 jueves, mayo 15, 10:18 AM Source (n+) Drain (n+) p Silicio intrínseco Conectores Gate Oxido aislante