Descargar la presentación
La descarga está en progreso. Por favor, espere
Publicada porMaría del Carmen Cortés Espejo Modificado hace 9 años
1
A New Breed of Learning Tool Rafael S. García Nésmary Hernández Abdiel Avilés Advisor: Dr. B. Vélez
2
Procesador EASY I le ADDRESSBUSADDRESSBUS A0 A bus AB AC PC ALU DATABUSDATABUS DI le op is sel le sel 01 0 1 ¿Será Necesario?
3
Procesador EASY I Formato de la instrucción (16 bits) IopcodeX 09101415 I = Indirect bit
4
Procesador EASY I NameOpcodeActionI=0ActionI=1 Comp 00 000 AC ← not AC AC <- not AC ShR 00 001 AC ← AC / 2 BrN(i) 00 010 AC < 0 - PC ← X AC < 0 - PC ← MEM[X] Jump(i) 00 011 PC ← X PC ← MEM[X] Store(i) 00 100 MEM[X] ← AC MEM[MEM[X]] ← AC Load(i) 00 101 AC ← MEM[X] AC ← MEM[MEM[X]] And(i) 00 110 AC ← AC and X AC ← AC and MEM[X] Add(i) 00 111 AC ← AC + X AC ← AC + MEM[X] Instruction Set
5
Procesador EASY I ROM state AC DI 11 4 Data Paths Memory Unit control bus address bus data bus next state control point signals 5 Control Unit 11 2 DI
6
Investigación Definir una herramienta de trabajo para describir hardware. Definir una herramienta de trabajo para describir hardware. Implementar la arquitectura del EASY I. Implementar la arquitectura del EASY I. Implementación debe ser con propositos educativos. Implementación debe ser con propositos educativos.
7
EASY II RAN le ADDRESSBUSADDRESSBUS A0 A BUS AB AC PC ALU DATABUSDATABUS DI le op is sel le sel 0 1 le IR le Sign-Ext Logic sel SXT Instruction Register MUX No se necesita!!
8
EASY II RAN DI Sign Extended 00 01 10 DI sel A BUS DI
9
EASY II RAN Control Unit
10
EASY II RAN Control Unit
11
EASY II RAN VHDL VHDL –VHSIC Hardware Description Language –Permite simular el diseño antes de implementarlo físicamente. –Utilizado por Intel, Motorola y IBM.
12
EASY II RAN Demostración Demostración
13
EASY II RAN Preguntas?
Presentaciones similares
© 2024 SlidePlayer.es Inc.
All rights reserved.