La descarga está en progreso. Por favor, espere

La descarga está en progreso. Por favor, espere

Diseño de la ruta de datos monociclo1 Diseño de la ruta de datos monociclo para la arquitectura MIPS.

Presentaciones similares


Presentación del tema: "Diseño de la ruta de datos monociclo1 Diseño de la ruta de datos monociclo para la arquitectura MIPS."— Transcripción de la presentación:

1 Diseño de la ruta de datos monociclo1 Diseño de la ruta de datos monociclo para la arquitectura MIPS

2 Diseño de la ruta de datos monociclo2 Conocimientos previos: Arquitectura MIPS Registros 32 registros de propósito general, de 32 bits cada uno. ($0, $1,..., $31) Memoria Direccionable por bytes en modo big endian Direcciones de 32 bits Modo de direccionamiento registro base + desplazamiento [100($1)]

3 Diseño de la ruta de datos monociclo3 Conocimientos previos: Arquitectura MIPS Repertorio de instrucciones longitud fija de 32 bits. 3 tipos de instrucciones aritmético-lógicas: add, sub, and, or, slt add $1, $2, $3 de referencia a memoria: lw, sw lw $1, 100($2) Saltos (condicionales o no): beq, j beq $1, $2, 48 3 formatos formato R formato I formato J oprsrtrd funct oprsrt desplazamiento op dirección shamt

4 Diseño de la ruta de datos monociclo4 Objetivos Construir una ruta de datos a partir de la especificación dada por la definición de la arquitectura del repertorio de instrucciones Integración de conocimientos y puesta en práctica de conocimientos previos

5 Diseño de la ruta de datos monociclo5 Introducción T cpu = N · CPI · t ciclo Depende del compilador y de la arquitectura del repertorio de instrucciones Dependen de la organización e implementación del procesador

6 Diseño de la ruta de datos monociclo6 Conceptos Básicos Ejecución de instrucciones: Pasos Común Leer instrucción de la memoria con el PC Leer registros especificados en la instrucción Similar Utilizar la ALU Diferente Terminación de ejecución de instrucción

7 Diseño de la ruta de datos monociclo7 Visión General de la RD Instrucción Dirección Memoria de Instrucciones PC Nº reg Dato Banco de Registros ALU Dirección Dato Memoria de Datos

8 Diseño de la ruta de datos monociclo8 Elementos Básicos: Buscar instrucción Add Instrucción Leer dirección Memoria de Instrucciones PC

9 Diseño de la ruta de datos monociclo9 RD: Buscar instrucción Instrucción Leer dirección Memoria de Instrucciones PC 4 Add

10 Diseño de la ruta de datos monociclo10 Elementos Básicos: Ejecutar instrucción Extensión de signo Dirección Escribir dato Memoria de Datos Dato leído MemWrite MemRead result ALU Zero 3 Operación ALU RegWrite Leer registro 1 Leer registro 2 Escribir registro Escribir dato Dato leído 1 Banco de Registros Dato leído 2 { Números de Registros { } Datos

11 Diseño de la ruta de datos monociclo11 Instrucciones aritmético-lógicas add, sub, and, or y slt add rd, rs, rt Ejemplo: add $1, $2, $3 $1=$2+$3 Formato tipo R oprsrtrdfunct shamt

12 Diseño de la ruta de datos monociclo12 RD: Instrucciones aritmético-lógicas result ALU Zero RegWrite 3 Operación ALU Leer registro 1 Leer registro 2 Escribir registro Escribir dato Dato leído 1 Banco de Registros Dato leído 2 Instrucción

13 Diseño de la ruta de datos monociclo13 Instrucciones de acceso a memoria lw y sw lw rt, despl(rd)ósw rt, despl(rd) Ejemplos:lw $1, 24($2) $1= Mem[$2+24] sw $1, 24($2) Mem[$2+24]= $1 Formato tipo I op rs rt desplazamiento

14 Diseño de la ruta de datos monociclo14 RD: Instrucciones de acceso a memoria Extensión de signo result ALU Zero RegWrite 3 Operación ALU Dirección Escribir dato Memoria de Datos Leer registro 1 Leer registro 2 Escribir registro Escribir dato Dato leído 1 Banco de Registros Dato leído 2 Dato leído MemWrite MemRead Instrucción

15 Diseño de la ruta de datos monociclo15 Instrucción de salto condicional beq rs, rt, despl Ejemplo: beq $1, $2, despl si ($1=$2) PC=PC+despl Formato tipo I op rs rt desplazamiento

16 Diseño de la ruta de datos monociclo16 RD: Instrucción de salto condicional Desplaz. izq. 2 Extensión de signo 32 RegWrite Add result ALU Leer registro 1 Leer registro 2 Escribir registro Escribir dato Dato leído 1 Banco de Registros Dato leído 2 16 Instrucción PC+4 (de la ruta de datos) ALU Zero 3 Operación ALU A la lógica de saltos Dirección destino del salto

17 Diseño de la ruta de datos monociclo17 Instrucción de salto incondicional j dirección Ejemplo: j 1000 PC = PC[31-28] [27-2]+00[1-0] Formato tipo J op dirección

18 Diseño de la ruta de datos monociclo18 RD: Instrucción de salto incondicional Add 4 PC Desplaz. izq Instrucción[25-0] PC+4 [31-28]

19 Diseño de la ruta de datos monociclo19 Ruta de Datos Monociclo Cada recurso se utiliza una sola vez en cada ciclo Reutilización de bloques Multiplexor MuxMux Control

20 Diseño de la ruta de datos monociclo20 RD: Tipo R + lw/sw Extensión de signo result ALU Zero MuxMux RegWrite ALUSrc 3 Operación ALU Dirección Escribir dato Memoria de Datos Leer registro 1 Leer registro 2 Escribir registro Escribir dato Dato leído 1 Banco de Registros Dato leído 2 Dato leído MuxMux MemWrite MemtoReg MemRead Instrucción

21 Diseño de la ruta de datos monociclo21 Añadir búsqueda de instrucción

22 Diseño de la ruta de datos monociclo22 Añadir salto condicional

23 Diseño de la ruta de datos monociclo23 Añadir salto incondicional

24 Diseño de la ruta de datos monociclo24 Esquema alternativo (sin instrucción j) Camino de datos con todos los multiplexores y líneas de control necesarias (según figura del libro de texto). 0 1 M u x 0 1 M u x 0 Instruction [15–11] ALU control Shift left 2 PCSrc ALU Add ALU result

25 Diseño de la ruta de datos monociclo25 Resumen (I) La organización del procesador condiciona el Tcpu 5 pasos en el diseño del procesador 1. Analizar repertorio de instrucciones Funcionalidad del camino de datos 2. Seleccionar componentes del camino de datos 3. Ensamblar camino de datos para proporcionar la funcionalidad requerida. 4. Analizar la implementación de cada instrucción para determinar la ubicación de los puntos de control que permitan ejecutar las transferencias entre registros. 5. Diseño de la unidad de control (a continuación...)

26 Diseño de la ruta de datos monociclo26 Resumen (II) MIPS hace fácil la implementación de estos pasos Instrucciones del mismo tamaño Registro fuente (rs) siempre en la misma posición del formato de instrucción Valores inmediatos siempre del mismo tamaño (16 bits) y en la misma posición (bits 0-15) Operaciones siempre sobre registros/inmediatos Camino de datos monociclo CPI=1 T CLK grande A continuación: Paso 5 (diseño de la unidad de control)


Descargar ppt "Diseño de la ruta de datos monociclo1 Diseño de la ruta de datos monociclo para la arquitectura MIPS."

Presentaciones similares


Anuncios Google