La descarga está en progreso. Por favor, espere

La descarga está en progreso. Por favor, espere

Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma.

Presentaciones similares


Presentación del tema: "Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma."— Transcripción de la presentación:

1 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Haz lo necesario para lograr tu más ardiente deseo, y acabarás lográndolo. Ludwig van Beethoven

2 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Todos los exámenes son a las 7:00 AM en la sala de Informática Solo en los exámenes extraordinarios se solicitara la implementación física del problema propuesto, es indispensable traer su material LUNESMARTESMIÉRCOLESJUEVESVIERNES 8 Dise ñ o Secuencial 910 Dise ñ o Secuencial 1112 Dise ñ o Secuencial 15 Centenario de la Revolución Mexicana PF M2 y M3 22 PF M1 23 M1 24 M2 25 PF M4 M3 26 M4 Noviembre

3 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica DPF = Después de entregar el proyecto Final NoProyectos VigentesFecha limite 1 Alarma y Aviones 2 Multiplexor de 8 a 1 líneaMartes 19 3 Sumador de 2 números binarios de 8 Bits C/n (2 sn74283) Jueves 21 3 Comparador de 2 números binarios de 8 Bits C/n (2 sn7485) 4 Decodificador de BCD a 7 Segmentos, (0 a 9 ) y del 10 al 15 mensaje o letrero Lunes 25 5 Convertidores de códigoMiércoles 27 6 Pulsos de sincroníaViernes 29 7 Luces en donde la salida B debe de sustituirse por una QViernes 5

4 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contadores

5 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contadores Los contadores se pueden clasificar en: Binarios Décadas Especiales Todos ellos pueden ser ascendentes y/o descendentes.

6 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contadores Binarios Los contadores binarios pueden ser clasificados por el número de bits por ejemplo: Bits Conteo Ascendente Conteo Descendente 10 a 11 a 0 20 a 33 a 0 30 a77 a0 40 a 1515 a 0 50 a 3131 a 0 60 a 6363 a 0 70 a a 0 80 a a 0

7 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contadores Decimales Los contadores decimales o también llamados de décadas o en BCD son de cuatro bits, porque solo cuentan de: 0 a 9 ascendente 9 a 0 descendente Los contadores decimales o también llamados de décadas o en BCD son de cuatro bits, porque solo cuentan de: 0 a 9 ascendente 9 a 0 descendente

8 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contadores Especiales Un contador especial puede ser un contador de un minutero o segundero de un reloj digital o marcador deportivo de 0 a 59 en forma ascendente y/o de 59 a 0 en forma descendente.

9 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de un Bit

10 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de un Bit state_diagram MODULE cbub "Entrada Clk pin 1; "salida Registrada Q0 pin 19 istype 'reg'; "sincronización S=Q0; equations S.Clk=Clk; Declarations E0=0; E1=1; MODULE cbub "Entrada Clk pin 1; "salida Registrada Q0 pin 19 istype 'reg'; "sincronización S=Q0; equations S.Clk=Clk; Declarations E0=0; E1=1;

11 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de un Bit State_diagram S State E0: goto E1; State E1: Goto E0; test_vectors (Clk->Q0).c.->.x.; END State_diagram S State E0: goto E1; State E1: Goto E0; test_vectors (Clk->Q0).c.->.x.; END

12 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de un Bit Truth_table MODULE cbub "Entrada Clk pin 1; "salida Registrada Q0 pin 19 istype 'reg'; "sincronización S=Q0; equations S.Clk=Clk; Truth_table (Q0:>Q0) 0:>1; 1:>0; test_vectors (Clk->Q0).c.->.x.; MODULE cbub "Entrada Clk pin 1; "salida Registrada Q0 pin 19 istype 'reg'; "sincronización S=Q0; equations S.Clk=Clk; Truth_table (Q0:>Q0) 0:>1; 1:>0; test_vectors (Clk->Q0).c.->.x.;

13 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de un Bit S:=(S+1) MODULE cbub "Entrada Clk pin 1; "salida Registrada Q0 pin 19 istype 'reg'; "sincronización S=Q0; equations S.Clk=Clk; S:=(S+1) test_vectors (Clk->Q0).c.->.x.; MODULE cbub "Entrada Clk pin 1; "salida Registrada Q0 pin 19 istype 'reg'; "sincronización S=Q0; equations S.Clk=Clk; S:=(S+1) test_vectors (Clk->Q0).c.->.x.;

14 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de un Bit Divisor de frecuencia 12 1

15 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de dos Bits ascendente

16 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de dos Bits MODULE cbub "Entrada Clk pin 1; "salida Registrada Q1,Q0 pin 19,18 istype 'reg'; "sincronización S=[Q1,Q0]; equations S.Clk=Clk; Declarations E0=[0,0]; E1=[0,1]; E2=[1,0]; E3=[1,1]; MODULE cbub "Entrada Clk pin 1; "salida Registrada Q1,Q0 pin 19,18 istype 'reg'; "sincronización S=[Q1,Q0]; equations S.Clk=Clk; Declarations E0=[0,0]; E1=[0,1]; E2=[1,0]; E3=[1,1];

17 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de dos Bits ascendente State_diagram S State E0: goto E1; State E1: Goto E2; State E2: Goto E3; State E3: Goto E0; State_diagram S State E0: goto E1; State E1: Goto E2; State E2: Goto E3; State E3: Goto E0;

18 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de dos Bits ascendente Truth_Table ([Q1,Q0] :>[Q1,Q0]) [0,0]:>[0,1]; [0,1]:>[1,0]; [1,0]:>[1,1]; [1,1]:>[0,0]; Truth_Table ([Q1,Q0] :>[Q1,Q0]) [0,0]:>[0,1]; [0,1]:>[1,0]; [1,0]:>[1,1]; [1,1]:>[0,0]; MODULE cbubas "Entrada Clk pin 1; "salida Registrada Q1,Q0 pin 19,18 istype 'reg'; "sincronización S=[Q1,Q0]; equations S.Clk=Clk;

19 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de dos Bits ascendente MODULE cbubas "Entrada Clk pin 1; "salida Registrada Q1,Q0 pin 19,18 istype 'reg'; "sincronización S=[Q1,Q0]; equations S.Clk=Clk; S:=(S+1); test_vectors (Clk->Q0).c.->.x.; END

20 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de dos Bits ascendente test_vectors (Clk->Q0).c.->.x.; END test_vectors (Clk->Q0).c.->.x.; END

21 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de dos Bits descendente

22 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de dos Bits descendente State_diagram S State E0: goto E3; State E1: Goto E0; State E2: Goto E1; State E3: Goto E2; State_diagram S State E0: goto E3; State E1: Goto E0; State E2: Goto E1; State E3: Goto E2;

23 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Truth_Table ([Q1,Q0] :>[Q1,Q0]) [0,0]:>[1,1]; [0,1]:>[0,0]; [1,0]:>[0,1]; [1,1]:>[1,0]; Truth_Table ([Q1,Q0] :>[Q1,Q0]) [0,0]:>[1,1]; [0,1]:>[0,0]; [1,0]:>[0,1]; [1,1]:>[1,0]; MODULE cbubas "Entrada Clk pin 1; "salida Registrada Q1,Q0 pin 19,18 istype 'reg'; "sincronización S=[Q1,Q0]; equations S.Clk=Clk; Contador Binario de dos Bits descendente

24 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica MODULE cbubas "Entrada Clk pin 1; "salida Registrada Q1,Q0 pin 19,18 istype 'reg'; "sincronización S=[Q1,Q0]; equations S.Clk=Clk; S:=(S-1); Contador Binario de dos Bits descendente

25 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario de dos Bits descendente test_vectors (Clk->Q0).c.->.x.; END test_vectors (Clk->Q0).c.->.x.; END

26 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador binario de dos bits Que contenga una entrada X de modo que: a)Si X=0 se ascendente b)Si X=1 sea descendente

27 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica State_diagram S State E0: If X Then E3 else E1; State E1: if X then E0 else E2; State E2: if X then E1 else E3; State E3: if X then E2 else E0; State_diagram S State E0: If X Then E3 else E1; State E1: if X then E0 else E2; State E2: if X then E1 else E3; State E3: if X then E2 else E0;

28 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Truth_table ([X,Q1,Q0] :>[Q1,Q0]) [0,0,0]:>[0,1]; [0,0,1]:>[1,0]; [0,1,0]:>[1,1]; [0,1,1]:>[0,0]; [1,0,0]:>[1,1]; [1,0,1]:>[0,0]; [1,1,0]:>[0,1]; [1,1,1]:>[1,0]; Truth_table ([X,Q1,Q0] :>[Q1,Q0]) [0,0,0]:>[0,1]; [0,0,1]:>[1,0]; [0,1,0]:>[1,1]; [0,1,1]:>[0,0]; [1,0,0]:>[1,1]; [1,0,1]:>[0,0]; [1,1,0]:>[0,1]; [1,1,1]:>[1,0];

29 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica test_vectors ([Clk,X]->Q0) [.c.,0]->.x.; [.c.,1]->.x.; [.c.,0]->.x.; test_vectors ([Clk,X]->Q0) [.c.,0]->.x.; [.c.,1]->.x.; [.c.,0]->.x.;

30 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario ascendente de 0 a 15

31 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica MODULE conta "Constantes la señal de reloj en la simulación.c. se sustituye por C La salida.x. se sustituye por solo x C,x =.c.,.x.; "Entrada de reloj Clk pin 1; "Salidas de los Flip Flops Q3..Q0 pin istype 'reg,buffer'; Declarations Cuenta = [Q3..Q0]; Equations Cuenta.Clk=Clk; Cuenta:= (Cuenta + 1);

32 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Test_Vectors ([Clk ] -> Cuenta) [ C ] -> x ; END

33 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Divisor de frecuencias

34 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Divisor de frecuencias Clk/2 Clk/4 Clk/8 Clk/16

35 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador Binario descendente de 0 a 15

36 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica MODULE conta "Constantes la señal de reloj en la simulación.c. se sustituye por C La salida.x. se sustituye por solo x C,x =.c.,.x.; "Entrada de reloj Clk pin 1; "Salidas de los Flip Flops Q3..Q0 pin istype 'reg'; Declarations Cuenta = [Q3..Q0]; Equations Cuenta.Clk=Clk; Cuenta:= (Cuenta - 1);

37 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Test_Vectors ([Clk ] -> Cuenta) [ C ] -> x ; END

38 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador binario de 0 a 1023 GAL22V10 MODULE conta La señal de reloj en la simulación.c. se sustituye por C " La salida.x. se sustituye por solo x C,x =.c.,.x.; "Entrada de reloj Clk pin 1; "Salidas de los Flip Flops Q9..Q0 pin istype 'reg,buffer'; Declarations Cuenta = [Q9..Q0]; Equations Cuenta.Clk=Clk; Cuenta:= (Cuenta + 1); Test_Vectors ([Clk ] -> Cuenta) [ C ] -> x ; ……………… End

39 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica

40 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contadores Decimales Los contadores decimales o también llamados de décadas o en BCD son de cuatro bits, porque solo cuentan de: 0 a 9 ascendente 9 a 0 descendente

41 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica

42 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador de 0 a 99 Rck Rck = Ripple Clock

43 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica CkQ3Q2Q1Q0 Rck

44 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica MODULE deca "entrada Clk pin 1; "Salida combinacional Rck pin 12 istype 'com'; "Salidas registradas Q3..Q0 pin istype 'reg'; D=[Q3..Q0]; equations D.clk=Clk;

45 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Truth_table (D:>D) 0:>1; 1:>2; 2:>3; 3:>4; 4:>5; 5:>6; 6:>7; 7:>8; 8:>9; 9:>0; Truth_table (D->Rck) 0->1; 1->1; 2->1; 3->1; 4->1; 5->1; 6->1; 7->1; 8->1; 9->0;

46 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica F

47 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Truth_table (D:>D) ^HF:>0; 0:>1; 1:>2; 2:>3; 3:>4; 4:>5; 5:>6; 6:>7; 7:>8; 8:>9; 9:>0; Truth_table (D->Rck) 0->1; 1->1; 2->1; 3->1; 4->1; 5->1; 6->1; 7->1; 8->1; 9->0;

48 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Diagrama de transición CkQ3Q2Q1Q0Rck

49 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica MODULE deca "entrada Clk pin 1; "Salida combinacional Rck pin 12 istype 'com'; "Salidas registradas Q3..Q0 pin istype 'reg'; D=[Q3..Q0]; equations D.clk=Clk;

50 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Asignación de valores a los estados declarations E0=[0,0,0,0]; E1=[0,0,0,1]; E2=[0,0,1,0]; E3=[0,0,1,1]; E4=[0,1,0,0]; E5=[0,1,0,1]; E6=[0,1,1,0]; E7=[0,1,1,1]; E8=[1,0,0,0]; E9=[1,0,0,1];

51 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Máquina de Mealy state_diagram D State E0: goto E1 with Rck=1; state E1: goto E2 with Rck=1; state E2: goto E3 with Rck=1; state E3: goto E4 with Rck=1; state E4: goto E5 with Rck=1; state_diagram D State E0: goto E1 with Rck=1; state E1: goto E2 with Rck=1; state E2: goto E3 with Rck=1; state E3: goto E4 with Rck=1; state E4: goto E5 with Rck=1; state E5: goto E6 with Rck=1; state E6: goto E7 with Rck=1; state E7: goto E8 with Rck=1; state E8: goto E9 with Rck=1; state E9: goto E0 with Rck=0 ; state E5: goto E6 with Rck=1; state E6: goto E7 with Rck=1; state E7: goto E8 with Rck=1; state E8: goto E9 with Rck=1; state E9: goto E0 with Rck=0 ;

52 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica test_vectors (Clk->D).c.->.x.;

53 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Truth_table (D->Rck) 0->1; 1->1; 2->1; 3->1; 4->1; 5->1; 6->1; 7->1; 8->1; 9->0; Máquina de Moore Máquina de Mealy

54 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica test_vectors (Clk->D).c.->.x.; END

55 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica

56 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contadores EX3, 2421, 5211 EX-3 declarations E0=[0,0,1,1]; E1=[0,1,0,0]; E2=[0,1,0,1]; E3=[0,1,1,0]; E4=[0,1,1,1]; E5=[1,0,0,0]; E6=[1,0,0,1]; E7=[1,0,1,0]; E8=[1,0,1,1]; E9=[1,1,0,0]; 2421 declarations E0=[0,0,0,0]; E1=[0,0,0,1]; E2=[0,0,1,0]; E3=[0,0,1,1]; E4=[0,1,0,0]; E5=[1,0,1,1]; E6=[1,1,0,0]; E7=[1,1,0,1]; E8=[1,1,1,0]; E9=[1,1,1,1]; 5211 declarations E0=[0,0,0,0]; E1=[0,0,0,1]; E2=[0,0,1,1]; E3=[0,1,0,1]; E4=[0,1,1,1]; E5=[1,0,0,0]; E6=[1,0,1,0]; E7=[1,1,0,0]; E8=[1,1,1,0]; E9=[1,1,1,1];

57 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador asendente/descendente

58 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica MODULE adbcd "entradas Clk, AD pin 1,2; "salida Combinacional Rck pin 12 istype 'com'; "salidas Registradas Q3..Q0 pin istype 'reg'; D=[Q3..Q0]; equations D.clk=Clk;

59 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica "asignación de valores a los estados declarations E0=[0,0,0,0]; E1=[0,0,0,1]; E2=[0,0,1,0]; E3=[0,0,1,1]; E4=[0,1,0,0]; E5=[0,1,0,1]; E6=[0,1,1,0]; E7=[0,1,1,1]; E8=[1,0,0,0]; E9=[1,0,0,1];

60 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Máquina de Mealy state_diagram D State E0: If AD then E1; If !AD Then E9 with Rck=0; state E1: If AD then E2 else E0 with Rck=1; state E2: If AD then E3 else E1 with Rck=1; state E3: If AD then E4 else E2 with Rck=1; state E4: If AD then E5 else E3 with Rck=1; state E5: If AD then E6 else E4 with Rck=1; state E6: If AD then E7 else E5 with Rck=1; state E7: If AD then E8 else E6 with Rck=1; state E8: If AD then E9 else E7 with Rck=1; state E9: If AD then E0 with Rck=0; if !AD Then E8 with Rck=1;

61 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Máquina de Moore state_diagram D State E0: Rck=1; If AD then E1 else E9; state E1: Rck=1; If AD then E2 else E0; state E2: Rck=1; If AD then E3 else E1; state E3: Rck=1; If AD then E4 else E2; state E4: Rck=1; If AD then E5 else E3; state E5: Rck=1; If AD then E6 else E4; state E6: Rck=1; If AD then E7 else E5; state E7: Rck=1; If AD then E8 else E6; state E8: Rck=1; If AD then E9 else E7 ; state E9: Rck=0; If AD then E0 else E8;

62 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica test_vectors ([Clk,AD]->D) [.c.,1]->.x.; [.c.,0]->.x.;

63 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Señal de reset MODULE deca "entrada Clk, Clr pin 1, 2 ; "Salida combinacional Rck pin 12 istype 'com'; "Salidas registradas Q3..Q0 pin istype 'reg'; D=[Q3..Q0]; equations D.clk=Clk; D.ar=Clr; ar = Asynchronous Reset No lo soporta el GAL16V8

64 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Truth_table (D:>D) 0:>1; 1:>2; 2:>3; 3:>4; 4:>5; 5:>6; 6:>7; 7:>8; 8:>9; 9:>0; Truth_table (D->Rck) 0->1; 1->1; 2->1; 3->1; 4->1; 5->1; 6->1; 7->1; 8->1; 9->0;

65 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica test_vectors ([Clk,Clr]->D) [.c.,0]->.x.; [.c.,1]->.x.; [.c.,0]->.x.;

66 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica

67 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador de 0 a 59 ascendente MODULE cnn "entrada Clk pin 1; Salida Rck pin 12 istype com; "Salidas registradas Q6..Q0 pin istype 'reg'; D=[Q6..Q4]; U=[Q3..Q0]; equations D.clk=Clk; U.Clk=Clk;

68 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica truth_table ([D,U]:>[D,U]) [7, ^HF]:>[0,0]; [0,0]:>[0,1]; [0,1]:>[0,2]; [0,2]:>[0,3]; [0,3]:>[0,4]; [0,4]:>[0,5]; [0,5]:>[0,6]; [0,6]:>[0,7]; [0,7]:>[0,8]; [0,8]:>[0,9]; [0,9]:>[1,0]; [1,0]:>[1,1]; [1,1]:>[1,2]; [1,2]:>[1,3]; ………………… [5,8]:>[5,9]; [5,9]:>[0,0]; [7, ^HF]:>[0,0]; F 7 Unidades Decenas Clk

69 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Truth_table ([D,U]->[Rck]) [5,9]->1; test_vectors (Clk->Rck).c.->.x.; Todo lo no listado en Truth_table la salida toma el valor de cero

70 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Transición Negativa

71 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica

72 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica truth_table ([D,U]->[Rck]) [0,0]->[1]; [0,1]->[1]; [0,2]->[1]; [0,3]->[1]; [0,4]->[1]; [0,5]->[1]; [0,6]->[1]; [5,4]->[1]; [5,5]->[1]; [5,6]->[1]; [5,7]->[1]; [5,8]->[1]; [5,9]->[0]; Transición Positiva

73 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contador de 15 a 0 descendente MODULE cont Clk pin 1; Rck pin 12 istype 'com'; "Salidas registradas Q4..Q0 pin istype 'reg'; D=[Q4]; U=[Q3..Q0]; equations D.clk=Clk; U.Clk=Clk;

74 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica TEST_VECTORS ([Clk]->[D,U,Rck]) [.c.]->[.x.,.x.,.x.]; END truth_table ([D,U]:>[D,U]) [1,^HF]:>[0,0]; [0,0]:>[1,5]; [0,1]:>[0,0]; [0,2]:>[0,1]; [0,3]:>[0,2]; [0,4]:>[0,3]; [0,5]:>[0,4]; [0,6]:>[0,5]; [0,7]:>[0,6]; [0,8]:>[0,7]; [0,9]:>[0,8]; [1,0]:>[0,9]; [1,1]:>[1,0]; [1,2]:>[1,1]; [1,3]:>[1,2]; [1,4]:>[1,3]; [1,5]:>[1,4]; tabla para Rck truth_table ([D,U]->[Rck]) [0,0]->[0]; [0,1]->[1]; [0,2]->[1]; [0,3]->[1]; [0,4]->[1]; [0,5]->[1]; [0,6]->[1]; [0,7]->[1]; [0,8]->[1]; [0,9]->[1]; [1,0]->[1]; [1,1]->[1]; [1,2]->[1]; [1,3]->[1]; [1,4]->[1]; [1,5]->[1];

75 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica

76 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica

77 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Module cont Entradas Ck,X pin 1,2; Q7..Q0 pin istype dc,reg; Sd=[Q7..Q0]; Equations Sd.clk=Ck; Declarations D=[Q7..Q4]; U=[Q3..Q0]; Truth_table ([X,D,U]:>[D,U]) [0,0,0]:>[0,1]; [0,0,1]:>[0,2]; [0,0,2]:>[0,3]; [1,0,2]:>[0,1]; ………………………….; [1,1,2]:>[1,1]; ………………………………; [0,7,8]:>[0,0]; [1,0,0]:>[7,8]; [0,^HF,^HF]:>[0,0]; [1,^HF,^HF]:>[0,0]; Contador de 0 a 78 ascendente/descendente

78 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contadores que incluyen el decodificador

79 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Contadores que incluyen el decodificador (BCD) Q0Q1Q2Q3Q4Q5Q6Q7 abcdefgRck E E E E E E E6 X E E E9 111X0110

80 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Q0Q1Q2Q3Q4Q5Q6Q7 abcdefgRck E E E E E E E E E E9111X0111 E E E E E E Contadores que incluyen el decodificador (Hexadecimal)

81 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Programa Medio Termino I.- Introducci ó n a los Sistemas Digitales II.- Sistemas Num é ricos III.- Á lgebra Booleana IV.- Minimizaci ó n de funciones Booleanas. Examen Final V.- Dise ñ o Combinacional. VI.- Flip-Flops. VII.- Dise ñ o Secuencial.

82 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Instrucciones: Lea cuidadosamente la descripci ó n de cada problema escriba claramente en el espacio indicado: 1.-Para el dise ñ o combinacional obtenga a).-El diagrama de bloques indicando las entradas y salidas. ( 5 puntos) b).- La tabla de verdad. ( 20 puntos) Una vez comprobado el funcionamiento imprima y anexe al instructivo c).- El Archivo en formato ABEL ABL ( 10 puntos) d).- La simulaci ó n que deber á de contener las pruebas necesarias para comprobar que cumple con lo solicitado. ( 10 puntos)

83 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica a) El diagrama de bloques indicando las entradas y salidas. ( 5 puntos)

84 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica b).- La tabla de verdad. ( 20 puntos) m A B A=B A>BA

85 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica d).- El Archivo en formato ABEL ABL (10 puntos)

86 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica e).- La simulación que deberá de contener las pruebas necesarias para comprobar su funcionamiento. WAV ( 10 puntos)

87 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Diseño Secuencial a). - El Diagrama de bloques indicando las entradas y salidas ( 5 puntos) b).- Diagrama de Transici ó n( 15 puntos) c). - Obtenga la tabla de Estados( 10 puntos) Una vez comprobado el funcionamiento imprima y anexe al instructivo d).- El archivo en formato ABEL ( 15 puntos) e).- La simulaci ó n que deber á de contener las pruebas necesarias para comprobar su funcionamiento (10 puntos)

88 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Para la solución de los problemas es permitido usar los dispositivos GAL16V8, GAL22V10 o GAL26V12. En la computadora sólo está permitido usar el programa Isp Starter y Word para mostrar los resultados. Sólo una sola impresión está permitida por cada problema.

89 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica 2.- Para el diseño secuencial obtenga a). - El Diagrama de bloques indicando las entradas y salidas (5 puntos)

90 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica b).- Diagrama de Transición ( 10 puntos)

91 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica c). – Obtenga la tabla de Estados ( 10 puntos) 01 E0E1E2 E1E3 E2E6E7 E3E4 E5 E1E2 E6E4E8 E7E8 E9 E1E2

92 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Una vez comprobado el funcionamiento imprima y anexe al instructivo e).- El archivo en formato ABEL ABL ( 15 puntos) f).- La simulación que deberá de contener las pruebas necesarias para comprobar su funcionamiento WAV ( 10 puntos)

93 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Para la solución de los problemas es permitido usar los dispositivos GAL16V8, GAL22V10 o GAL26V12., En la computadora sólo está permitido usar el programa Isp Starter. Sólo una sola impresión está permitida por cada problema.

94 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Reglas obligatorias para presentar el examen 1.-Solo esta permitido el uso de l á piz o pluma para resolver el examen. (Deja tus libros afuera del aula) 2.-No se permite el uso de disquetes, o memorias USB ni el uso de INTERNET. 3.- En la computadora solo esta permitido usar el programa Isp Starter y Word. 4.- En los archivos en formato ABEL-HDL tanto en el combinacional como en el secuencial incluir l í neas de comentarios que contengan: Fecha. Nombre y numero de matricula. Nombre de la Materia y hora en que se esta cursando

95 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Reglas obligatorias para presentar el examen 5.-Para la soluci ó n de los problemas es permitido usar los dispositivos: GAL16V8, GAL20V8, GAL22V10 o GAL26V Antes de imprimir guarde los archivos 7.- Solo esta permitido una sola impresi ó n por cada problema. 8.- Si tienes una pregunta o duda por favor levanta la mano. 9.- El examen es individual, no se permite preguntar al compa ñ ero ni ver su monitor SE CONSIDERA COPIA, no te arriesgues.

96 Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma de Nuevo León Facultad de I ingeniería Mecánica y Eléctrica Calificaci ó n ConceptoPuntos Examen de medio t é rmino 25 Examen Final 30 Tareas 15 Proyecto Final 30 Proyectos adicionales 15


Descargar ppt "Universidad Autónoma de Nuevo León Facultad de Ingeniería Mecánica y Eléctrica Noviembre 2010 Sistemas Digitales Electrónica Digital I Universidad Autónoma."

Presentaciones similares


Anuncios Google