DISEÑO DE UN CONVERSOR DIGITAL – ANALOGO (6 bits)

Presentación del tema: "DISEÑO DE UN CONVERSOR DIGITAL – ANALOGO (6 bits)"— Transcripción de la presentación:

1 DISEÑO DE UN CONVERSOR DIGITAL – ANALOGO (6 bits)
Vref DAC Enatrada Binaria Salida Analógica Vout Wilfredo Bermúdez Daniel Mera Jorge Manrique Luis A. Rocca Carlos Bula

2 AGENDA INTRODUCCION MARCO TEORICO APLICACIONES DAC SWITCHES OPAM
RED RESISTIVA CONCLUSIONES

3 Introducción La conversión DAC es el proceso de tomar un valor representado en código digital y convertirlo en un voltaje o corriente que sea proporcional al valor suministrado. La aplicación principal de este tipo de dispositivos está dada en sistemas electrónicos tales como amplificadores, control de motores, calefactores, etc. Para el diseño del DAC se utilizó el esquema en escalera R-2R con algunos ajustes que permitieron mejorar su comportamiento y obtener mayor exactitud de los valores digitales ponderados a la salida.

4 Marco Teórico Arquitecturas principales de los DACs :
R-2R (Escalera de resistencias) String Resistores de ponderación binaria Arquitecura implementada (R-2R): Ventajas: Alta precisión. Desventajas: Exactitud en el valor de las resistencias

5 Arquitectura Escogida
R-2R Ladder To OPAMP

6 Aplicaciones En instrumentación y control automático: Son la base para implementar diferentes tipos de convertidores D/A, así mismo, para propósitos de graficación, indicación . El control por computadora de procesos o en la experimentación: Se requiere de una interfaz que transfiera las instrucciones digitales de la computadora al lenguaje de los actuadores del proceso que normalmente es analógico.   En comunicaciones: Especialmente en la recepcion de datos, en donde se recibe una senal digital y se convierte a analoga. Por ejemplo en la transmision de voz a traves de la red celular, Transmision de video codificado satelital.

7 DAC - Consideraciones de Diseño
Bajo Costo Alta Exactitud Alto Ancho de Banda

8 DAC (Diagrama de bloques)

9 DAC (Esquematico)

10 DAC (Symbol)

11 DAC (Prueba)

12 DAC (Layout y Medidas)

13 DAC (Extracted)

14 DAC (Matching 1)

15 DAC (Matching 2)

16 DAC (Salida Zoom)

17 SWITCHES - Consideraciones de Diseño
Operación en TRIODO Longitud Minima…Rápida Conmutación CMOS de Transmisión …Resistencia Equivalente (PMOS y NMOS) Rds=150 Ohms Paralelo (Conducción)… Tamaño del Layout

18 SWITCHES - Consideraciones de Diseño
Rdsn=300 Ohms Rdsp=291 Ohms Rds= Rdsn // Rdsp = 149Ω

19 SWITCHES - Consideraciones de Diseño
TConmutacion = ms ms = 2.3 n s

20 SWITCHES (Esquematico 1)

21 SWITCHES (Esquematico 2)

22 SWITCHES (Symbol)

23 SWITCHES (Inversor-Esquematico)

24 SWITCHES (Inversor-Symbol)

25 SWITCHES (Inversor-Simulacion)

26 SWITCHES (Inversor-Layout)

27 SWITCHES (Inversor-Extracted)

28 SWITCHES (Inversor-Matching 1)

29 SWITCHES (Inversor-Matching 2)

30 SWITCHES (Layout)

31 SWITCHES (Extracted)

32 SWITCHES (Matching 1)

33 SWITCHES (Matching 2)

34 OPAM (Consideraciones de Diseño)
Alta ganancia: 2000V/V = 66dB Gran ancho de banda: GB= 4x104 Hz Bajo consumo de potencia: 1.05mW Asunciones Se asumió una corriente de polarización de 100uA para el par diferencial. Para la Etapa de salida una corriente de 150uA La ganancia de cada etapa es de 45V/V \Aprox .

35 OPAM (Consideraciones de Diseño)
Compensacion compensación de Miller, colocando una capacitancia de realimentación Cc. Se coloca adicionalmente un resistor Rz para compensar la fase. Se compenso el amplificador en open loop para que cruzara 0dB a 3.75MHz y con un margen de fase de 60 grados. Los valores requeridos: Cc=15pF y Rz=500 Ohms El polo dominante es movido a Rout-1[CE+(Av+1)Cc] Rz=(CL+CC)/gmoutCC

36 OPAM (Esquematico)

37 OPAM (Symbol)

38 OPAM (Ganancia y Fase vs Freq)
Gain=66dB Fc=20Khz F0dB=3.75MHz PM=60 deg

39 OPAM (Swing de entrada como seguidor)
Vmax=1.35V Vmin=-0.8V

40 OPAM (Respuesta a Senoidal)

41 OPAM (Slew Rate) Input Signal tR= 1ps SR=6.4V/uS
El slew rate del Opam se calculo mediante una simulaciones spectre. El slew rate con la Capacitancia de carga de 20pF resulto de 6.4V/uS.

42 OPAM (Layout 1)

43 OPAM (Layout 2)

44 OPAM (Extracted 1)

45 OPAM (Extracted 2)

46 OPAM (Matching 1)

47 OPAM (Matching 2)

48 R-2R (Consideraciones de Diseño)
Alta Coincidencia en la red R Suficientemente Grande en comparación con Ron de los switches. Rswitch=0.01R Vref Suficientemente alto

49 R-2R (Esquematico)

50 R-2R (Symbol)

51 R-2R (Layout)

52 R-2R (Extracted)

53 R-2R (Matching 1)

54 R-2R (Matching 2)

55 Ventajas y desventajas
Alta velocidad de operación, hasta 3.75MHz Alta exactitud Low Power Desventajas Rango de Voltajes de referencia limitado

56 Conclusiones En el diseño del DAC el tamaño de los switches juega un papel muy importante en la conmutación El problema de exactitud fue atacado desde un inicio con el diseño de los switches, al utilizar compuertas de transmisión. El DAC posee una alta velocidad de operación. Hasta 3.75MHz El diseño de layouts por el método de centroide común permite una distribución equitativa de los transistores y un mejor matching a pesar de las variaciones producidas en el proceso de fabricación.

57 Referencias Sedra A. and Smith K., Microelectronics Circuits, Fifth Edition, Oxford University Press, New York, Oxford, 2004. B. Razavi, Principles of Data Conversion System Design. John Wiley and Sons, Inc., first ed., 1995. B. Razavi, Design of Analog CMOS Integrated Circuits. McGraw-Hill, first ed., 1999.

58 Preguntas