Tema 10 Subsistema de memoria de un computador.

Presentación del tema: "Tema 10 Subsistema de memoria de un computador."— Transcripción de la presentación:

1 Tema 10 Subsistema de memoria de un computador.
Nivel de transistor

2 Contenido Los puntos 10.9 y no se dan 10.1. Revisión de conceptos. Taxonomía Organización general del subsistema de memoria Estructura circuital del punto de memoria SRAM. Análisis del proceso de lectura/escritura Circuito amplificador de refuerzo Celda básica de memoria dinámica (DRAM) Estructura circuital de las memoria de solo lectura (ROM) Implementación de los circuitos decodificadores Construcción circuital de la unidad de entrada-salida (lectura/escritura) Subsistema de almacenamiento especial (LIFO, FIFO, SIPO) Interpretación de las hojas de especificación de las características técnicas.

3 10.1. Revisión de conceptos Taxonomía

4 Jerarquía de las memorias
Velocidad Coste Capacidad Los distintos dispositivos o componentes del subsistema de memoria pueden ser jerarquizados según la figura, donde se muestra la variación de velocidad/capacidad entre los distintos tipos de memorias Se pueden clasificar o jerarquizar en base a diferentes atributos Almacenamiento offline: es un término usado para describir cualquier medio de almacenamiento que es no volátil y cuyos datos no se puede acceder por el equipo una vez retirado. Un buen ejemplo de almacenamiento fuera de línea es una unidad flash USB . WORM son las siglas en inglés correspondientes a Write Once Read Many, es decir, escritura única lectura múltiple. Esta denominación se concede a medios de almacenamiento (generalmente extraíbles) que tienen esta propiedad: los datos escritos ya no pueden ser borrados o sobre-escritos posteriormente. MO disk: Es un tipo de disco óptico capaz de escribir y reescribir los datos sobre sí. Al igual que un CD-RW, puede ser utilizado tanto para almacenar datos informáticos como pistas de audio. La grabación magneto-óptica es un sistema combinado que graba la información de forma magnética bajo la incidencia de un rayo láser, y la reproduce por medios ópticos. 1 ns 10 ns 100 ns 10 ms

5 Taxonomía de las memorias
Modo de acceso Aleatorio Secuencial Asociativas Almacenamiento Volátil No volátil Soporte Semiconductoras Ópticas Magnéticas Función Principal Caché Masiva Taxonomía Característica Clasificación

6 Memorias semiconductoras

7 10.2. Organización general del subsistema de memoria

8 Modelo esencial de Von Newman
Las computadoras son máquinas de arquitectura von Neumann en las que tanto los programas como los datos se almacenan en una memoria en común. Esto hace posible la ejecución de comandos de la misma forma que los datos. Cada celda de memoria de la máquina se identifica con un número único, llamado dirección. Almacena datos e instrucciones

9 Celda de memoria [1] La celda de memoria es un circuito electrónico que almacena un bit de información binaria y que se debe alterar para almacenar un 1 lógico (nivel alto voltaje) o para almacenar un 0 lógico (bajo nivel de tensión). La SRAM (Static Random Access Memory,), es un tipo de tecnología de memoria RAM basada en semiconductores, capaz de mantener los datos, mientras siga alimentada, sin necesidad de circuito de refresco. Este concepto surge en oposición al de memoria DRAM (RAM dinámica), con la que se denomina al tipo de tecnología RAM basada en capacidades, que sí necesita refresco dinámico de sus cargas. La celda de memoria es un circuito electrónico que almacena un bit de información binaria y es la piedra fundamental de la arquitectura de la memoria Stored bit Dato (BL) Selección de datos (WL) Stored bit Dato (BL) Selección de datos (WL) /Dato (/BL) Bit lines diferenciales

10 celda de memoria [2] Modos de operación
Almacenamiento Lectura/Escritura BL=Bit line o datos WL=Word line o selección Z=Alta impedancia Stored Bit = 1 BL=Z WL=0 Stored Bit = 1 BL=1 WL=1 Stored Bit = 0 BL=Z WL=0 Stored Bit = 1 BL=1 WL=1

11 Matriz de celdas Organización de una memoria de 16x4
Un número de células de memoria se organizan en forma de una matriz para formar el chip de memoria Cada fila de células constituye una palabra de memoria, y todas las células de una fila están conectadas a una línea común que es referida como línea de palabra. Un decodificador de dirección se utiliza para excitar la línea de palabra. De tal forma, que en un momento determinado, una línea de palabra es se activa en función de la dirección presente en el bus de direcciones. Las células en cada columna están conectadas por una línea, conocidas como líneas de bits (BL). Estas líneas de bits están conectadas a la línea de entrada/salida de datos a través un circuito llamado de lectura/escritura. Durante una operación de lectura, lee la información almacenada en las células seleccionadas por la línea de palabra y transmite esta información a la línea de datos de salida. Durante una operación de escritura, el circuito de recibe información y la almacena en las células de la palabra seleccionada. En un chip de memoria que consta de 16 palabras de 4 bits cada uno. La entrada de datos y la línea de salida de datos de cada circuito de lectura / escritura están conectados a una sola línea de datos bidireccional con el fin de reducir los pines necesario. Adicionalemente, necesitamos un bus de direcciones de tamaño 4. Además hace falta, dos líneas de control,   y CS: La línea es utilizada para especificar la operación requerida sobre leer ni escribir y el CS se requiere (Chip Select) para seleccionar un chip dado en un sistema de memoria multichip. Línea de palabra (WL) Línea de bit (BL)

12 10.3. Estructura circuital del punto de memoria SRAM.
Este apartado trata del punto de memoria SRAM (Static Random Access Memory, que significa memoria estática de acceso aleatorio o RAM estática). Nosotros llamaremos al punto de memoria “celda de memoria”. 10.3. Estructura circuital del punto de memoria SRAM. Análisis del proceso de lectura/escritura

13 Celda de memoria SRAM [1] Implementación nMOS
Las líneas de bits diferenciales requieren más área pero, de manera espectacular, aumentan la robustez y la velocidad - Muchas más pequeñas diferencias de voltaje puede ser detectadas y - Mucho más ruido puede ser tolerado Stored bit Dato (BL) Selección de datos (WL) /Dato (/BL) Bit lines diferenciales Implementación nMOS

14 Celda de memoria SRAM [5] Lectura/escritura
LECTURA Para leer la información almacenada, se introduce un impulso de tensión a través de la línea de selección (WL), lo que provocará una corriente a través de la rama T1-T3 o T2-T4, según sea "0" o "1" el bit almacenado. ESCRITURA La escritura de un bit "0" ó "1" se produce al excitar, a través de T3 o T4, al par T1-T2; uno de los dos transistores pasará a saturación, mientras que el otro evolucionará hacia el estado de corte (OFF) Los transistores T1 y T2 trabajan en conmutación y son los encargados de almacenar el bit de información. Por su parte T3 y T4 actúan como puerta de intercambio con el exterior. Cada uno de ellos canaliza una información binaria (0 ó 1) desde la línea de bit correspondiente hasta el transistor de almacenamiento  En modo STANDBY : Cuando T3 y T4 se hallen en reposo, el biestable permanece aislado del exterior, preservando la información memorizada. 1 1 Escritura de “0” Lectura de “1”

15 El amplificador de refuerzo [1]
Operación SRAM: Para leer un bit de una celda de memoria particular, la línea de palabra a lo largo de la fila de la célula se activa, activando todas las celdas de la fila. El valor almacenado (0 o 1) de la célula luego va por el bit de líneas (BL) asociadas con ella. El amplificador de sentido en el extremo de las dos líneas de bits amplifica las pequeñas tensiones a un nivel lógico normal. El bit de la celda deseada es entonces enganchado por el amplificador de detección de la célula en un búfer, para ponerlo en el bus de salida. Un amplificador de refuerzo o sensado es una parte del circuito de lectura cuya función es amplificar la señal diferencial entre las líneas de bit (BL y BL’) de modo que los datos pueden ser interpretados correctamente por la lógica externa a la memoria Dato

16 El amplificador de refuerzo [2]
El amplificador de refuerzo o sensado permite corregir transiciones defectuosas output input a.s.

17 El amplificador de refuerzo [3] Funcionamiento
En saturación. Como una Resistencia de pullup La señal SE (sense enable) estaría activa durante la lectura 1 1 1 1 1

18 El circuito de precarga
Circuito de precarga se utiliza en el diseño de memoria para tirar hacia arriba las líneas de bits. Antes de realizar cualquier operación de lectura o escritura las líneas de bits (BL) deben ser cargadas, previamente, hasta la tensión de alimentación. La celda 6T SRAM con el circuito de precarga se muestra en la Figura. Los transistores M7 y M8 se utilizan para la carga de las líneas de bits hasta la tensión de alimentación VDD y el transistor M9 se utiliza para igualar el potencial en las líneas de bits (BL) y (/BL). Líneas de bits están conectadas a la tensión de alimentación a través de la PMOS. Cuando la señal PC dada a los transistores M7, M8 y M9 es baja, entonces todos los transistores están activados y carga de las líneas de bits se lleva a cabo. El circuito de precarga eleva e iguala el voltaje de las líneas de bits para minimizar su diferencia de tensión cuando se utilizan amplificadores de sensado

19 Estructura detallada de una SRAM 4x4
Celda Amplificador de sensado

20 10.5. Celda básica de memoria dinámica (DRAM)

21 Memoria estática vs dinámica
En cualquier instante de tiempo la salida está conectada a Vdd o GND, a través de un camino de baja impedancia Cada celda necesita 6 transistores Retiene su valor mientras esté alimentada Mas rápida y cara que la dinámica Memoria estática Utiliza la capacidad parásita para almacenar las señales digitales Usa menos transistores Es mas rápida Requiere refresco (Cte. de fugas) Mas lenta y barata que la estática Memoria dinámica Era popular en los años 1970 y se ha visto un resurgimiento reciente en el diseño de digitales de alta velocidad de la electrónica , en particular de ordenador CPUs . Circuitos lógicos dinámicos son generalmente más rápidos que las contrapartes estáticas, y requieren menos área de superficie, pero son más difíciles de diseñar.

22 Celda de memoria DRAM [1]
Un solo transistor por bit La presencia o ausencia de carga se interpreta como un “1” o un “0” Debido a que los condensadores tienen una tendencia natural a descargarse debido a la corriente de fuga, la RAM dinámica requiere la recarga periódica para mantener el almacenamiento de datos. de distancia, incluso con la alimentación eléctrica de forma continua. Stored bit Dato (BL) Selección de datos (WL) Capacidad de almacenamiento Transistor de acceso

23 Celda de memoria DRAM [2] Lectura/escritura
Durante la lectura, una de las filas de selección se pone a nivel alto haciendo que los transistores dependientes se pongan en ON. Pasando la tensión de la capacidad a BT (BIT LINE), leyéndose un cero o un uno ESCRITURA Durante la escritura, una de las filas de selección se pone a nivel alto haciendo que los transistores dependientes se pongan en ON. En este caso el dato pasa de BT a la capacidad. Un solo transistor por bit Como consecuencia de la corriente de fugas la capacidad va perdiendo su carga, de aquí que las células dinámicas deben ser repetidamente leídas y restauradas. A este proceso se le llama refresco de memoria 1 1 Dato anteriormente almacenado “0” ON ON Dato almacenado 1 1 + 1 1

24 10.6. Estructura circuital de las memoria de solo lectura (ROM)
Las memorias ROM son de naturaleza no volátil. El almacenamiento es permanente y no se puede almacenar nueva información en ella. 10.6. Estructura circuital de las memoria de solo lectura (ROM)

25 Memoria de solo lectura [1]
Está organizada en arrays de 2N palabras Las memorias ROM son de naturaleza no volátil. El almacenamiento es permanente y no se puede almacenar nueva información en ella. Aplicaciones típicas: almacenan el juego de instrucciones de un microprocesador almacenan una parte del sistema operativo (OS) para ordenadores personales almacenan los programas fijos para microcontroladores (firmware)

26 Memoria de solo lectura [2]
Entradas Decodificador Array de memoria (2n palabras de m bits) 2n líneas de palabra (WL) Salidas

27 Modelo básico de memoria de solo lectura (ROM)
El modelo representado, es una memoria de solo lectura (Read Only Memory o ROM) de 2n palabras de 4 bits. Con un espacio de 1024 direcciones (A0,A1,…A9), podríamos almacenar 4 kbits. Desde un punto de vista conceptual y con independencia de la tecnología, consideraremos la celda básica de memoria (1 bit) como un bloque con 1 línea de entrada (selección) y una de salida (salida dato). La celda sólo opera (lectura) cuando la selección está activa. Selección Dato 1 b IF Selección THEN out=Dato ELSE out=AI

28 PROM Implementación con PLA
La PROM o «memoria de solo lectura programable», es una memoria digital donde el valor de cada bit depende del estado de un fusible, que puede ser quemado una sola vez. Por esto la memoria puede ser programada (pueden ser escritos los datos) una sola vez a través de un dispositivo especial, un programador PROM. Estas memorias son utilizadas para grabar datos permanentes (memoria no volátil) en cantidades menores a las ROM, o cuando los datos deben cambiar en muchos o todos los casos. Técnicamente la PROM es un PLD en el que las uniones en la matriz de puertas AND es fija, siendo programables las uniones en la matriz de puertas OR. EPROM son las siglas de Erasable Programmable Read-Only Memory (ROM programable borrable). Es un tipo de chip de memoria ROM no volátil. La EEPROM o E²PROM son las siglas de Electrically Erasable Programmable Read-Only Memory (ROM programable y borrada eléctricamente). Es un tipo de memoria ROM que puede ser programada, borrada y reprogramada eléctricamente, a diferencia de la EPROM que ha de borrarse mediante un aparato que emite rayos ultravioleta. Son memorias no volátiles. La principal motivación para este invento fue que la Fuerza Aérea Estadounidense necesitaba reducir los costes de la fabricación de las memorias de los objetivos los misiles de objetivos basadas en PROMs que necesitaban cambios constantes a medida que llegaba nueva información sobre objetivos del bloque de naciones comunistas. Decodificador Dirección A1 A0 Salida (dato almacenado) D3 D2 D1 D0 00 01 10 11

29 Implementación de una ROM
Wordline Dirección A1 A0 Salida (dato almacenado) D5 D4 D3 D2 D1 D0 00 010101 01 011001 10 100101 11 101010 Bitline

30 10.7. Implementación de los circuitos decodificadores

31 Los decodificadores en la arquitectura de la memoria
Celda K=log2 n

32 Decodificadores El mapa de una memoria se implementa mediante decodificadores Las puertas AND se implementan mediante NAND CMOS A1 A0 Dirección word0 1 word1 word2 word3

33 Decodificación jerarquizada Predecodificación
Con esta estrategia se evitan puertas NAND de mas de 4 entradas La implementación multietapa de la decodificación tiene mas eficiencia

34 10.8. Construcción circuital de la unidad de entrada-salida
Lectura/Escritura

35 Memoria SRAM [1] Circuito de lectura/escritura

36 Memoria SRAM [2] Circuito de lectura/escritura
Durante la lectura WRITE=0, luego los nMOS T1 y T2 estarán cortados y las BL estarán en AI. A continuación se selecciona la celda cuando WL=1 (T1 y T2 en ON) y el dato almacenado pasa a las BL. ESCRITURA La escritura de un bit "0" ó "1" se produce es dos fases: primero WRITW=1, después se activan T3 o T4, pasando el dato de la BL al biestable. T3 T4 T3 T4 T1 T2 1

37 Memoria SRAM [3] Circuito de lectura/escritura y precarga
1 1 1