Descargar la presentación
La descarga está en progreso. Por favor, espere
1
DMA
2
Control de E/S E/S Programada (Polling) E/S por interrupciones DMA …
3
Transferencia de datos
MIENTRAS True Incrementar contador_datos SI contador_datos> total_datos ENTONCES SALIR FINSI Colocar dato en buffer destino Levantar señal de dato listo REPETIR ESPERAR HASTA QUE nuevo_dato_listo()? FINMIENTRAS
4
Computadora con DMA bus DMAC CPU Controlador LED LED Memoria
Sensor Humedad Sensor Humedad
5
Computadora con DMA DMAC y CPU comparten Bus de Memoria
Generalmente, E/S tienen mayor prioridad de acceso al bus DMA crea ráfagas de tráfico en el bus
6
Protocolo DMA El CPU configura el DMAC
El CPU arranca el DMAC y continúa con la próxima tarea El DMAC realiza la transferencia de datos Cuando finaliza la transferencia, el DMAC solicita interrupción al CPU El CPU atiende la interrupción del DMAC
7
Computadora con DMA (2)
8
Computadora con DMA (2) Computadora con más de un bus entre componentes Bus de Memoria (CPU, DMAC, Memoria) Bus de E/S (DMAC, Controladoras) Posibilita paralelismo de transferencias de datos de dispositivos
9
Canal de E/S DMA con mayor inteligencia (responsabilidad) del lado del DMAC Se utilizan pequeños CPUs optimizados para E/S (IOPs) Ejecutan instrucciones aritméticas y de saltos El IOP negocia protocolos, envía comandos al dispositivo de E/S
10
Computadora con Canales de E/S
11
Protocolo Canal E/S El CPU coloca un programa de E/S en la memoria principal El CPU indica la dirección de inicio del programa de E/S al IOP, y lo arranca El IOP ejecuta el programa de E/S, cuando concluye el programa, emite interrupción al CPU El CPU atiende la interrupción
12
Conclusiones
Presentaciones similares
© 2025 SlidePlayer.es Inc.
All rights reserved.