Titulación: Grado en Ingeniería de Computadores

Presentación del tema: "Titulación: Grado en Ingeniería de Computadores"— Transcripción de la presentación:

1 Titulación: Grado en Ingeniería de Computadores
Asignatura: Tecnología de Computadores Bloque 2: Sistemas combinacionales Tema 6: Módulos combinacionales básicos (ampliación) Luis Rincón Córcoles

2 UNIDAD ARITMÉTICO LÓGICA: EJEMPLO
Ejemplo de diseño: ALU con dos entradas de datos de 4 bits, que realiza las siguientes operaciones en función de una entrada de control de 2 bits: Vamos a estudiar otras dos alternativas para el diseño de esta ALU: Versión 2: diseño por separado de la parte lógica y de la parte aritmética. Versión 3: diseño de una celda básica completa para datos de un bit y su posterior replicación (red iterativa).

3 UNIDAD ARITMÉTICO LÓGICA: EJEMPLO VERSIÓN 2
Fijándonos en la tabla de verdad, vemos que: Si OP1=0, se realizan operaciones aritméticas. OP0=0 implica suma, OP0=1 implica resta. Si OP1=1, se realizan operaciones lógicas. OP0=0 implica AND, OP0=1 implica OR Así, la ALU constará de dos módulos diferenciados: aritmético y lógico. Las salidas de ambos módulos van a un conjunto de 4 multiplexores de 2 a 1 controlado por OP1.

4 UNIDAD ARITMÉTICO LÓGICA: EJEMPLO VERSIÓN 2
El módulo aritmético es un sumador / restador:

5 UNIDAD ARITMÉTICO LÓGICA: EJEMPLO VERSIÓN 2
El módulo lógico se puede estructurar en varias unidades lógicas de bit, todas ellas iguales: Cada unidad lógica de bit consta de dos puertas lógicas y un multiplexor 2:1 :

6 UNIDAD ARITMÉTICO LÓGICA: EJEMPLO COMPLETO 2

7 UNIDAD ARITMÉTICO LÓGICA: EJEMPLO VERSIÓN 3
También se puede construir la unidad aritmético lógica como una red iterativa de módulos individuales iguales o similares, cada uno de los cuales trabaja con un bit de cada operando: El módulo de la pareja de bits de mayor peso es especial para poder generar el acarreo de salida correctamente.

8 UNIDAD ARITMÉTICO LÓGICA: EJEMPLO VERSIÓN 3
Cada módulo de 1 bit combina las operaciones aritméticas y lógicas: El módulo de la pareja de bits de mayor peso es especial para poder generar el acarreo de salida correctamente. En el módulo i=0, el acarreo de entrada es la señal OP0. En los demás, el acarreo de entrada es el de salida del sumador anterior.

9 UNIDAD ARITMÉTICO LÓGICA: EJEMPLO COMPLETO 3