Programmable System-on-Chip 3. Familia PSoC3 Evolución de la familia PSoC1 incluye internamente un procesador de 8 bits 8051- M3 de rendimiento optimizado.

Presentación del tema: "Programmable System-on-Chip 3. Familia PSoC3 Evolución de la familia PSoC1 incluye internamente un procesador de 8 bits 8051- M3 de rendimiento optimizado."— Transcripción de la presentación:

1 Programmable System-on-Chip 3

2 Familia PSoC3 Evolución de la familia PSoC1 incluye internamente un procesador de 8 bits 8051- M3 de rendimiento optimizado operando máximo a 67MHz. Metodología de diseño embebido visual muy flexible que incluye periféricos configurados previamente definidos por el usuario y la introducción del esquema jerárquico.

3

4 SubFamilias PSoC3 CY8C32XX Frecuencia de operación hasta 50MHz Memoria de programa tipo flash de hasta 64KB (con retención de datos de 20 años) Memoria caché flash de 512 bytes Memoria RAM de 8KB Memoria EEPROM de 2KB DMA de 24 canales Alimentación entre 0.5v y 5.5v

5 Consumo de corriente de 0,8mA a 3MHz, 1.2mA a 6MHz y 6.6mA a 50MHz 2 modos de bajo consumo de energía: Sleep: 1uA e Hibernación: 200nA De 28 a 72 pines de E/S (25mA modo sumidero) Soporte CapSense para cualquier línea de entrada 16 a 24 PLDs basados en bloques universales digitales (UDB) USB 2.0 full speed 4 temporizadores, contadores, PWM de 16 bits SPI, SCI e I2C

6 CRC (Cyclic Redundancy Check) Generador de secuencias pseudoaleatorias (PRS) Bus LIN (local Interconect Network) 2.0 Decodificador de cuadratura ADC delta sigma con resolución de 8 a 12 bits, incluye selector de ganancia interna de 0.25 a 16 DAC de 8 bits versión IDAC d 8Msps o VDAC de 1Msps 2 comparadores analógicos con tiempo de respuesta de 95ns. Reloj programable: interno de 3 a 24MHz, con cristal de 4 a 25MHz, con PLL hasta 50MHz Encapsulados de 48 (SSOP, QFN), 68 (QFN) y 100 TQFP) pines

7 CY8C34XX Frecuencia de operación hasta 50MHz Memoria de programa tipo flash de hasta 64KB (con retención de datos de 20 años) Memoria caché flash de 512 bytes Memoria RAM de 8KB Memoria EEPROM de 2KB DMA de 24 canales Alimentación entre 0.5v y 5.5v

8 Consumo de corriente de 0,8mA a 3MHz, 1.2mA a 6MHz y 6.6mA a 50MHz 2 modos de bajo consumo de energía: Sleep: 1uA e Hibernación: 200nA De 28 a 72 pines de E/S (25mA modo sumidero) Soporte CapSense para cualquier línea de entrada 20 a 24 PLDs basados en bloques universales digitales (UDB) Can 2.0b 16 buffers de Rx y 8 buffers de Tx USB 2.0 full speed 4 temporizadores, contadores, PWM de 16 bits SPI, SCI e I2C

9 CRC (Cyclic Redundancy Check) Generador de secuencias pseudoaleatorias (PRS) Bus LIN 2.0 Decodificador de cuadratura ADC delta sigma con resolución de 8 a 12 bits, incluye selector de ganancia interna de 0.25 a 16 2 DACs de 8 bits versión IDAC d 8Msps o VDAC de 1Msps 4 comparadores analógicos con tiempo de respuesta de 95ns. 2 Amplificadores Operaciones con salida de corriente de 25mA 2 bloques analógicos multifuncionales configurables Reloj programable: interno de 3 a 24MHz, con cristal de 4 a 25MHz, con PLL hasta 50MHz Encapsulados de 48 (SSOP, QFN), 68 (QFN) y 100 TQFP) pines

10 CY8C36XX Frecuencia de operación hasta 67MHz Memoria de programa tipo flash de hasta 64KB (con retención de datos de 20 años) Memoria caché flash de 512 bytes Memoria RAM de 8KB Memoria EEPROM de 2KB DMA de 24 canales Alimentación entre 0.5v y 5.5v

11 Consumo de corriente de 0,8mA a 3MHz, 1.2mA a 6MHz y 6.6mA a 48MHz 2 modos de bajo consumo de energía: Sleep: 1uA e Hibernación: 200nA De 28 a 72 pines de E/S (25mA modo sumidero) Soporte CapSense para cualquier línea de entrada 20 a 24 PLDs basados en bloques universales digitales (UDB) Can 2.0b 16 buffers de Rx y 8 buffers de Tx USB 2.0 full speed 4 temporizadores, contadores, PWM de 16 bits Bloque de filtro digital (DFB) de 24 bits para implementación de filtros FIR e IIR SPI, SCI e I2C

12 CRC (Cyclic Redundancy Check) Generador de secuencias pseudoaleatorias (PRS) Bus LIN 2.0 Decodificador de cuadratura ADC delta sigma con resolución de 8 a 12 bits, incluye selector de ganancia interna de 0.25 a 16 4 DACs de 8 bits versión IDAC d 8Msps o VDAC de 1Msps 4 comparadores analógicos con tiempo de respuesta de 95ns. 4 Amplificadores Operaciones con salida de corriente de 25mA 4 bloques analógicos multifuncionales configurables Reloj programable: interno de 3 a 62MHz, con cristal de 4 a 25MHz, con PLL hasta 67MHz Encapsulados de 48 (SSOP, QFN), 68 (QFN) y 100 TQFP) pines

13 CY8C38XX Frecuencia de operación hasta 67MHz Memoria de programa tipo flash de hasta 64KB (con retención de datos de 20 años) Memoria caché flash de 512 bytes Memoria RAM de 8KB Memoria EEPROM de 2KB DMA de 24 canales Alimentación entre 0.5v y 5.5v

14 Consumo de corriente de 0,8mA a 3MHz, 1.2mA a 6MHz y 6.6mA a 48MHz 2 modos de bajo consumo de energía: Sleep: 1uA e Hibernación: 200nA De 28 a 72 pines de E/S (25mA modo sumidero) Soporte CapSense para cualquier línea de entrada 20 a 24 PLDs basados en bloques universales digitales (UDB) Can 2.0b 16 buffers de Rx y 8 buffers de Tx USB 2.0 full speed 4 temporizadores, contadores, PWM de 16 bits Bloque de filtro digital (DFB) de 24 bits para implementación de filtros FIR e IIR SPI, SCI e I2C

15 CRC (Cyclic Redundancy Check) Generador de secuencias pseudoaleatorias (PRS) Bus LIN 2.0 Decodificador de cuadratura ADC delta sigma con resolución de 8 a 20 bits, incluye selector de ganancia interna de 0.25 a 16 4 DACs de 8 bits versión IDAC d 8Msps o VDAC de 1Msps 4 comparadores analógicos con tiempo de respuesta de 95ns. 4 Amplificadores Operaciones con salida de corriente de 25mA 4 bloques analógicos multifuncionales configurables Reloj programable: interno de 3 a 62MHz, con cristal de 4 a 25MHz, con PLL hasta 67MHz Encapsulados de 48 (SSOP, QFN), 68 (QFN) y 100 TQFP) pines

16 Arquitectura PSoC 3

17

18

19

20