Arquitectura Cypress PSoC 3

Presentación del tema: "Arquitectura Cypress PSoC 3"— Transcripción de la presentación:

1 Arquitectura Cypress PSoC 3
Presentación de Recursos Digitales y Analógicos Configurables de Propósito General

2 Arquitectura general PSoC 3
Recursos Digitales Recursos Analógicos

3 Recursos Digitales Universal Digital Block
Recursos de propósito general Recursos de propósito especifico Universal Digital Block

4 Estructura del UDB: PLD
Macrocelda PLD (MCx)

5 Estructura del UDB: Datapath

6 Sistema de Interconexión Digital
Algunos ejemplos:

7 Recursos Analógicos

8 Bloque SC/CT 1. Control de polarización
Configuraciones de control para modificar el ancho de banda y estabilidad a lazo cerrado: 1. Control de polarización 3. Control de la capacidad de realimentación 2. Control de la capacidad de Miller

9 Bloque SC/CT: Modos de operación
Tiempo Continuo Tiempo Discreto Modos OpAmps: Opamp puro Buffer ganancia unitaria Amp. “Track” & “Hold”

10 Bloque SC/CT: Amplificador de Ganancia Programable
Configuración Diferencial: Configuraciones recomendadas: Ganancia:

11 Bloque SC/CT: Amplificador de Transimpedancia (TIA)
Configuración de la resistencia de realimentación RFB VOUT = VREF – (IIN*RFB) Configuración para CFB

12 Bloque SC/CT: Mezcladores
Tiempo Continuo Tiempo Discreto Si fCLK < 4MHz, y fIN < 14MHz fout = S((2N-1)*fCARRIER +/- fSIGNAL) fIF = abs((N.fCLK) - fIN)

13 Bloque SC/CT: Modulador Delta-Sigma
Fase de muestreo Fase de integración

14 Bloque OpAmp

15 Comparadores Analógicos

16 Sensor de Temperatura - Precisión de +/- 5°C sobre el rango -50°C a +150°C ADC de 10 bits dedicado Interfaz mediante el uso de comandos: “Get Temp”, “Setup Temperature Sensor”, y “Disable Temperature Sensor”.

17 Conversor D/A Implementación de un DAC de 12 bits de resolución

18 Conversor A/D Sigma-Delta
Resolución configurable de salida de 8 a 20 bits Ganancia programable de 0,25 a 256 Entrada simple o diferencial Buffer opcional de entrada con filtro pasa-bajo RC Opciones de referencias internas o externas Corrección automática de ganancia y offset

19 Generador de Referencia

20 Estructura de Interconexión Analógica