Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights.

Presentación del tema: "Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights."— Transcripción de la presentación:

1 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Teoremas del Álgebra de Boole

2 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 3-25a Teoremas de una sola variable. (0) x = x = Figura 3-25b Teoremas de más de una variable. (9) x + y = y + x (10) x.y = y.x (11) x + (y + z) = (x + y) + z = = x + y + z (12) x.(y.z) = (x.y).z = = x.y.z (13a) x.(y + z) = x.y + x.z (13b) (w + x).(y + z) = = w.y + x.y + w.z + x.z (14) x + x.y = x (15a) (15b) Leyes conmutativas (ídem álgebra ordinaria) Leyes asociativas Ley distributiva (ídem álgebra ordinaria) Factor común

3 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Nota: las zonas en gris oscuro identifican el área cubierta por la función en cada caso.

4 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 3-29 (a) Universalidad de las compuertas NAND y NOR.

5 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 3-29 (b) Universalidad de las compuertas NAND y NOR.

6 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4

7 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4

8 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 8-6 Encapsulados IC comunes (Cortesía de Texas Instruments).

9 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 3-32 Posibles implementaciones del Ejemplo 3-18.

10 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Códigos de designación de los CI’s lógicos – 1ra. Parte. (ver referencias en pág. siguiente)

11 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Códigos de designación de los CI’s lógicos – 2da. parte. 1Prefijo estándar fabricante 2 Nº de tipo 3Margen de Temperatura 4Nº de serie 5 Tipo de encapsulado 6 Nivel de integración (TI no lo usa) 7 Función del CI (TI no lo usa)

12 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 TTLCaracterísticas 74Estándar 74 HAlta velocidad 74 LBaja potencia 74 FRápida 74 SSchottky 74 LSSchottky de baja potencia 74 ASSchottky avanzada 74 ALSSchottky avanzada de baja potencia CMOS (5 volt)Características 74 CEstándar 74 HCAlta velocidad 74 HCTAlta velocidad – compatible TTL 74 ACAvanzada 74 ACTAvanzada - compatible TTL 74AHCAvanzada - alta velocidad 74 AHCTAvanzada - alta velocidad - compatible TTL 74 FCT / 74 FCT-TAlta velocidad - compatible TTL (T: reducción de potencia) Familias de CI’s lógicos – 1ra. parte.

13 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 CMOS (3,3 volt)Características 74 LVRango Vcc 1V-3,6V; retardo TTL Std.; tr/tf alto; alta corriente de salida ALTO 74 LVCAcepta hasta Vin máx.5V; tpd y tr/tf mínimos; muy alta corriente de salida 74 ALVCtpd bajo; tr/tf normal a alto; muy alta corriente de salida BiCMOS (en LSI, VLSI)Baja potencia CMOS + alta velocidad, circuitos bipolares 74 BCT (sólo buffers x4 y x8)Vcc 4,5V-5,5V; tpd bajo; Co=9pF; muy alta corriente de salida 74 ABTVcc 4,5V-5,5V; tpd bajo; tr/tf mínimos; alta corriente de salida en ALTO 74 LVTVcc 3,3V; tpd bajo; tr/tf estándar; alta corriente de salida, superior a ABT 74 ALB (sólo buffers x16)Vcc 3,3V; tpd muy bajo; tr/tf mínimos; alta corriente de salida en ALTO Familias de CI’s lógicos – 2da. parte.

14 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 3-31 CIs disponibles para el Ejemplo 3-18.

15 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 3-33 Símbolos estándar y alternativo para varias compuertas lógicas y un inversor.

16 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 3-34 Interpretación de los dos símbolos de compuertas NAND.

17 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 3-35 Interpretación de los dos símbolos de compuertas OR.

18 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 FIGURA 3-36 (a) Circuito original usando símbolos NAND standard; (b) representación equivalente donde la salida Z es activo-ALTO; (c) representación equivalente donde la salida Z es activo-BAJO; (d) Tabla de Verdad.

19 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 3-37 Ejemplo 3-20.

20 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 3-38 Ejemplo 3-21.

21 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 3-39 Ejemplo 3-22.

22 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 Figura 3-40 Ejemplo 3-23.

23 Ronald J. Tocci and Neal S. Widmer Digital Systems, Eighth Edition Copyright ©2001 by Prentice-Hall, Inc. Upper Saddle River, New Jersey 07458 All rights reserved. 4 FIGURA 4-33 Una punta de prueba lógica es usada para monitorear el nivel de actividad lógica en el pin de un IC o en cualquier otro punto accesible en un circuito lógico.